[發(fā)明專利]一種基于憶阻器的多值邏輯器件及操作方法

有效

• 申請?zhí)枺?/td>: 201610079085.6
• 申請日: 2016-02-04
• 公開（公告）號: CN105761750B
• 公開（公告）日: 2018-10-09
• 發(fā)明（設(shè)計）人: 李祎;王卓睿;繆向水
• 申請（專利權(quán)）人: 華中科技大學(xué)
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 武漢東喻專利代理事務(wù)所(普通合伙) 42224
• 代理人: 宋業(yè)斌

本發(fā)明公開了一種基于憶阻器的非易失性多值邏輯器件及其操作方法。本發(fā)明基于憶阻器的多電阻狀態(tài)轉(zhuǎn)變特性實現(xiàn)了多值邏輯，如三值邏輯的完備集，提出了三值邏輯的取反、右旋以及多值T門邏輯的操作方法。邏輯運(yùn)算結(jié)果都以非易失性電阻狀態(tài)存儲在器件中，從而在器件中實現(xiàn)邏輯運(yùn)算功能并同時實現(xiàn)數(shù)據(jù)存儲功能，亦即存儲和計算的融合，由此為超越信息器件摩爾定律的限制和突破計算機(jī)架構(gòu)中馮·諾依曼瓶頸奠定器件基礎(chǔ)。本發(fā)明公開的憶阻多值邏輯器件能夠作為基本單元應(yīng)用于新型固態(tài)存儲器、邏輯運(yùn)算器、可編程門陣列和片上系統(tǒng)等領(lǐng)域，為推動新型計算機(jī)架構(gòu)提供一條新的道路。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子器件領(lǐng)域，更具體地，涉及一種基于憶阻器多電阻狀態(tài)轉(zhuǎn)變特性的多值邏輯器件及其邏輯操作方法。

背景技術(shù)

在計算機(jī)的發(fā)展歷史中，人們總要求計算機(jī)的速度更快、功能更強(qiáng)。目前電子計算機(jī)已經(jīng)顯現(xiàn)出難以滿足人類處理復(fù)雜系統(tǒng)問題的新需求。于是，人們開始尋求各種新型計算機(jī)，如光計算機(jī)、分子計算機(jī)、量子計算機(jī)等。在新型計算機(jī)架構(gòu)研究中，基于多值邏輯的體系架構(gòu)是一個極具前景的研究思路。然而由于現(xiàn)有多值邏輯電路結(jié)構(gòu)較為復(fù)雜，且與現(xiàn)有二值系統(tǒng)兼容性不佳，多值邏輯計算機(jī)系統(tǒng)的發(fā)展緩慢。相比于二值邏輯，多值邏輯具有很多優(yōu)點(diǎn)：多值數(shù)字邏輯兼容二值數(shù)字邏輯、多值邏輯位密度更高、能實現(xiàn)更完善的邏輯功能、A/D轉(zhuǎn)換和D/A轉(zhuǎn)換精度更高、能構(gòu)建所有計算機(jī)經(jīng)典模塊。這些優(yōu)點(diǎn)可以突破現(xiàn)有電子器件發(fā)展中摩爾定律的限制。中國發(fā)明專利CN200810073552.X中提出了一種光譜編碼的多值光信息處理系統(tǒng)，光譜的多種顏色對應(yīng)多種光信息編碼值，但是具體設(shè)計架構(gòu)還是存在一定的復(fù)雜性。中國發(fā)明專利CN201210454111.0中提出了一種具有非易失性存儲器件的多值邏輯器件，但是存儲在器件中的數(shù)據(jù)仍然是二進(jìn)制數(shù)據(jù)，沒有利用到非易失性器件本身具備的多值存儲特性。基于此，我們提出了一種基于憶阻器多電阻狀態(tài)轉(zhuǎn)變特性的多值邏輯器件，具有結(jié)構(gòu)簡單、功能完善、功耗低、操作方法簡便和兼容性好等特點(diǎn)。

發(fā)明內(nèi)容

針對新型多值邏輯計算機(jī)的發(fā)展背景和迫切需求，本發(fā)明的目的在于提供一種基于憶阻器多電阻狀態(tài)轉(zhuǎn)變特性的、能同時實現(xiàn)非易失性邏輯運(yùn)算和信息存儲的多值邏輯器件及其邏輯操作方法。

本發(fā)明提供了一種基于憶阻器的多值邏輯器件，包括一個憶阻器，通過在所述憶阻器的兩端施加外界激勵信號使得所述憶阻器呈現(xiàn)高阻態(tài)H、低阻態(tài)L或更低阻態(tài)B。

本發(fā)明還提供了一種基于上述的多值邏輯器件實現(xiàn)三值邏輯加的操作方法，包括下述步驟：

(1)通過在所述憶阻器的一端接零電平脈沖，且在所述憶阻器的另一端接正向第二閾值轉(zhuǎn)變電壓脈沖+V_th2，使得所述憶阻器的電阻狀態(tài)初始化為更低阻態(tài)B；

(2)通過在所述憶阻器的一端施加邏輯信號a，且在所述憶阻器的另一端接零電平脈沖，來實現(xiàn)所述邏輯信號a寫入并儲存在所述憶阻器中；其中，所述輸入邏輯信號a為零電平脈沖、V₁電壓脈沖或V₂電壓脈沖；

(3)通過在所述憶阻器的一端輸入邏輯信號b，且在所述憶阻器的另一端接零電平脈沖，來實現(xiàn)所述邏輯信號a和所述邏輯信號b的三值邏輯加MAX(a，b)運(yùn)算；其中，所述邏輯信號b為零電平脈沖、V₁電壓脈沖或V₂電壓脈沖；

(4)通過在所述憶阻器的兩端施加讀取電壓，來實現(xiàn)三值邏輯加運(yùn)算結(jié)果的讀取。

本發(fā)明還提供了一種基于上述的多值邏輯器件實現(xiàn)三值邏輯乘的操作方法，包括下述步驟：

(1)通過在所述憶阻器的一端接零電平脈沖，且在所述憶阻器的另一端接正向第二閾值轉(zhuǎn)變電壓脈沖+V_th2，使得所述憶阻器的電阻狀態(tài)初始化為更低阻態(tài)B；

(2)通過在所述憶阻器的一端輸入邏輯信號a，且在所述憶阻器的另一端接零電平脈沖，使得所述邏輯信號a寫入并儲存在所述憶阻器中；