[發(fā)明專利]一種適用于可編程接口的輸入數(shù)據(jù)裝箱方法

在審

• 申請?zhí)枺?/td>: 201610057041.3
• 申請日: 2016-01-27
• 公開（公告）號: CN105718389A
• 公開（公告）日: 2016-06-29
• 發(fā)明（設(shè)計(jì)）人: 鄒家軒;魏敬和;于宗光;徐睿;桂江華
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十八研究所
• 主分類號: G06F13/12
• 分類號: G06F13/12
• 代理公司: 總裝工程兵科研一所專利服務(wù)中心 32002
• 代理人: 楊立秋

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，涉及一種接口數(shù)據(jù)處理方法，尤其是一種適用于可編程接口 的輸入數(shù)據(jù)裝箱方法。

背景技術(shù)

在集成電路領(lǐng)域，可編程是一種趨勢，傳統(tǒng)的可編程接口為每個(gè)接口的數(shù)據(jù)都配備獨(dú)立 的數(shù)據(jù)緩存及數(shù)據(jù)通道，這樣的實(shí)現(xiàn)方法會(huì)隨著對緩存數(shù)量要求的增大而對存儲(chǔ)器的需求顯 著的增加，進(jìn)而影響面積和功耗。同時(shí)由于在超深亞微米(65nm以下)，可編程器件內(nèi)核速 度的提升相對其他數(shù)字集成電路速度提升不明顯，因此并行處理也是一種優(yōu)勢。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有的缺陷，提供一種適用于可編程接口的輸入數(shù)據(jù)裝 箱方法，將可編程接口中多路數(shù)據(jù)通道中的數(shù)據(jù)匯聚、緩存成并行數(shù)據(jù)，同時(shí)支持DDR及 SDR方式操作。

為了解決上述技術(shù)問題，本發(fā)明提供了如下的技術(shù)方案：

本發(fā)明一種適用于可編程接口的輸入數(shù)據(jù)裝箱方法，包括：多路輸入數(shù)據(jù)通過一一對應(yīng) 的數(shù)據(jù)輸入通道匯總到可配置FIFO單元，可配置FIFO單元完成寫入操作；每個(gè)數(shù)據(jù)輸入通 道對應(yīng)一個(gè)輸入數(shù)據(jù)源。

進(jìn)一步地，數(shù)據(jù)輸入通道包括同步寄存器組、鎖存器陣列組和鎖存控制器，同步寄存器 組為數(shù)據(jù)輸入通道的輸入端，鎖存器陣列組為數(shù)據(jù)輸入通道的輸出端，鎖存控制器控制鎖存 器陣列組進(jìn)行數(shù)據(jù)鎖存，鎖存器陣列組將鎖存的數(shù)據(jù)信號輸出給可配置FIFO單元。

進(jìn)一步地，鎖存控制器的鎖存方式包括正邊沿鎖存、負(fù)邊沿鎖存和雙邊沿鎖存。

進(jìn)一步地，寄存器組包括寄存器一和寄存器二，鎖存器陣列組包括鎖存器陣列一和鎖存 器陣列二，寄存器一輸出數(shù)據(jù)給鎖存器陣列一，寄存器二輸出數(shù)據(jù)給鎖存器陣列二。

進(jìn)一步地，寄存器一和鎖存器陣列一接受的時(shí)鐘信號相同，寄存器二和鎖存器陣列二接 受的時(shí)鐘信號相同，鎖存器陣列一和鎖存器陣列二接受的時(shí)鐘信號互補(bǔ)。

進(jìn)一步地，可配置FIFO單元包括數(shù)據(jù)匯聚接口、FIFO訪問控制器和硬件FIFO，數(shù)據(jù)匯 聚接口將接收到的數(shù)據(jù)匯聚，在FIFO訪問控制器控制下，完成對硬件FIFO寫入操作。

本發(fā)明的有益效果：該方法充分利用了并行處理的優(yōu)勢，采用多個(gè)獨(dú)立的數(shù)據(jù)通道，在 統(tǒng)一的并行FIFO完成最終數(shù)據(jù)的裝箱，既降低了對存儲(chǔ)單元的需求，同時(shí)不影響內(nèi)核的處 理效率。

附圖說明

圖1是本發(fā)明實(shí)現(xiàn)數(shù)據(jù)輸入裝箱方法圖；

圖2是數(shù)據(jù)輸入通道結(jié)構(gòu)示意圖；

圖3是可配置FIFO單元結(jié)構(gòu)圖。

具體實(shí)施方式

現(xiàn)在結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方 式說明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。

如圖1所示，一種適用于可編程接口的輸入數(shù)據(jù)裝箱方法，是將源自集成電路多路獨(dú)立 IO接口的數(shù)據(jù)源的數(shù)據(jù)通過一一對應(yīng)的數(shù)據(jù)輸入通道1進(jìn)行采樣，采樣后的數(shù)據(jù)通過可配置 FIFO單元2進(jìn)行匯總。具體來說：一種適用于可編程接口的輸入數(shù)據(jù)裝箱方法，包括16個(gè) 數(shù)據(jù)輸入通道1和可配置FIFO單元2。每個(gè)數(shù)據(jù)輸入通道1對應(yīng)一個(gè)數(shù)據(jù)源(數(shù)據(jù)源即集成 電路IO)，