[發明專利]一種基于信號概率的FPGA用戶電路邏輯反轉優化方法

有效

• 申請號: 201610053354.1
• 申請日: 2016-01-26
• 公開（公告）號: CN105656474B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 趙元富;陳雷;王碩;李學武;陳勛;周婧;張彥龍
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 龐靜

1.一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，所述的FPGA用戶電路為以查找表和觸發器為基礎實現的電路；其特征在于包括如下步驟：

(1)對FPGA中的原始用戶電路施加仿真激勵進行仿真，得到仿真輸出結果；同時對FPGA中的原始用戶電路進行線網邏輯檢查，得到符合邏輯反轉要求的初級目標線網列表；

(2)根據步驟(1)得到的仿真輸出結果，計算用戶電路各線網i的信號概率P_i；

(3)根據FPGA中的原始用戶電路的線網邏輯特性，結合步驟(2)中的信號概率P_i，對初級目標線網列表進行各線網信號概率識別，得到需要進行邏輯反轉操作的終極目標線網列表；

(4)對終極目標線網列表中的目標線網進行前級扇出邏輯反轉操作和后級扇入邏輯調整操作，得到優化后的用戶電路；

所述的線網邏輯檢查具體步驟如下：

(1.1)首先進行線網類型檢查：對原始用戶電路的所有內部信號進行遍歷，判斷信號類型，當信號表明線網類型為GND線網或VCC線網時，忽略該線網，當為信號線網時，轉步驟(1.2)；

(1.2)進行線網前級信號源檢查和線網后級信號漏檢查；將同時滿足線網前級信號源端連接到觸發器的輸入端和輸出端、線網后級信號漏端連接到查找表的輸入端的線網存入初級目標線網列表。

2.根據權利要求1所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：所述用戶電路各線網i的信號概率P_i是指線網邏輯值為1的時間在整個仿真周期中所占的比例，其中0≤P_i≤1。

3.根據權利要求1所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：所述FPGA中的原始用戶電路的線網邏輯特性由故障注入的方法獲得，當FPGA中的原始用戶電路的內部節點發生翻轉，邏輯值為1的內部線網占據大多數時，將初級目標線網列表中信號概率P_i≤0.5的線網納入終極目標線網列表；當FPGA中的原始用戶電路的內部節點發生翻轉，邏輯值為0的內部線網占據大多數時，將初級線網列表中信號概率P_i>0.5的線網納入終極目標線網列表。

4.根據權利要求1所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：所述步驟(4)中的前級扇出邏輯反轉操作是指將與目標線網相連的前級信號源的邏輯值翻轉，實現過程為修正前級信號源前端的查找表中的真值表。

5.根據權利要求4所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：修正前級信號源前端的查找表中的真值表為將真值表中的輸出邏輯值取反。

6.根據權利要求1所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：所述步驟(4)中的后級扇入邏輯調整操作是指將與目標線網相連的后級信號漏的邏輯值翻轉，實現過程為修正后級信號漏后端的查找表中的真值表。

7.根據權利要求6所述的一種基于信號概率的FPGA用戶電路邏輯反轉優化方法，其特征在于：假設查找表具有N個輸入端，N≥3；目標線網的后級信號漏連接到查找表的第i個輸入端，0≤i≤N-1；則將查找表中的真值表以2ⁱ為一組進行相鄰邏輯對換。