[發明專利]一種具有高穩定度的超低功耗時鐘電路

有效

• 申請號: 201610045325.0
• 申請日: 2016-01-22
• 公開（公告）號: CN105515550B
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 易俊;柯慶福
• 申請（專利權）人: 英麥科（廈門）微電子科技有限公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/012;H03K3/02
• 代理公司: 廈門市精誠新創知識產權代理有限公司35218
• 代理人: 何家富

技術領域

本發明屬于時鐘電路領域，具體地涉及一種時鐘頻率高度穩定的超低功耗時鐘電路。

背景技術

時鐘電路就是產生像時鐘一樣準確的振蕩電路。時鐘電路應用十分廣泛，如電腦的時鐘電路、電子表的時鐘電路以及MP3、MP4的時鐘電路。數字系統中，時鐘源的質量好壞直接決定了該系統性能的穩定與否。而時鐘源的質量好壞主要取決于當電源電壓、溫度和工藝角等環境因素變化時，時鐘頻率是否穩定。

利用石英晶體振蕩器來得到的時鐘源信號，如公開專利：CN201607626 U，由于石英晶振擁有優越的電壓和溫度特性，能夠穩定地工作，所以時鐘源信號的質量好，但是其成本高，功耗大，且難以集成到芯片內部，阻礙了芯片的高度集成化。而現在的集成電路設計趨向于高集成度、芯片面積小、功耗低等特點，因此，要求設計者使用結構更加簡單的電路來獲得時鐘信號，利用開關管和電容組成時鐘電路，對于降低系統的成本和功耗，提高系統的集成度將很有幫助，但其對電源電壓、溫度和工藝變化較敏感，時鐘頻率不穩定，無法獲得廣泛應用，而為了獲得穩定的時鐘頻率，現有的做法是增加各種輔助電路，如公開專利：CN101443666 B，其根據集成電路上的溫度傳感器檢測的溫度，通過調節控制字實現開環溫度補償，通過針對工藝和溫度來調節控制字可以實現更高的時鐘精度。雖然得到頻率穩定，精度高的時鐘信號，但其結構復雜，元器件多，使得成本和功耗高。

發明內容

本發明的目的在于為解決上述問題而提供一種對電源、工藝角和溫度變化不敏感，結構簡單，成本低的具有高穩定度的超低功耗時鐘電路。

為此，本發明公開了一種具有高穩定度的超低功耗時鐘電路，包括時鐘振蕩電路和供電電路，所述供電電路為時鐘振蕩電路供電，所述供電電路包括N型第一晶體管和第二晶體管、P型第三晶體管和第一電容，所述N型第一晶體管和P型第三晶體管串聯后接在電源V_DD與地之間，所述N型第一晶體管的偏置電壓加載端接時鐘振蕩電路的電源輸入端，所述P型第三晶體管的偏置電壓加載端接基準電壓，所述電源V_DD與N型第一晶體之間接入第三基準電流，所述第一電容與N型第一晶體管和P型第三晶體管并聯，所述N型第二晶體管接在電源V_DD與N型第一晶體管的偏置電壓加載端之間，構成負反饋電路，所述N型第二晶體管的偏置電壓加載端接在第三基準電流和N型第一晶體管之間的節點。

進一步的，所述N型第一晶體管為N型MOS管或NPN三極管。

進一步的，所述N型第二晶體管為N型MOS管或NPN三極管。

進一步的，所述P型第三晶體管為P型MOS管或PNP三極管。

進一步的，所述時鐘振蕩電路包括充放電電路和與充放電電路連接的遲滯電路，所述充放電電路包括第一基準電流IBIAS1、第二基準電流IBIAS2、第二電容、第四N型MOS管和第五P型MOS管，所述第一基準電流IBIAS1、第五P型MOS管、第四N型MOS管和第二基準電流IBIAS2依次串聯后接在N型第一晶體管的偏置電壓加載端與地之間，所述第二電容的上極板接在第四N型MOS管和第五P型MOS管之間的節點上，所述第二電容的下極板接地，所述第四N型MOS管和第五P型MOS管的柵極接時鐘信號輸出端。

進一步的，所述時鐘振蕩電路包括充放電電路和與充放電電路連接的遲滯電路，所述充放電電路包括第一基準電流IBIAS1、電阻R1、第二電容、第四N型MOS管和第五P型MOS管，所述第一基準電流IBIAS1、第五P型MOS管、第四N型MOS管和電阻R1依次串聯后接在N型第一晶體管的偏置電壓加載端與地之間，所述第二電容的上極板接在第四N型MOS管和第五P型MOS管之間的節點上，所述第二電容的下極板接地，所述第四N型MOS管和第五P型MOS管的柵極接時鐘信號輸出端。

本發明的有益技術效果：

本發明充分利用半導體器件的特性進行設計，使得電源電壓從1.2V到3V，同時溫度從-40℃變化到120℃，功率低于幾個μw下均能保證時鐘頻率穩定輸出，頻率變化小于12％，即對電源、工藝角和溫度變化不敏感，電路結構簡單，無需外部器件，功耗和成本低，應用方便，且覆蓋的頻率范圍廣，從幾KHz到20M左右均適用，適用范圍廣。

附圖說明

圖1為本發明實施例一的電路原理圖；

圖2為本發明實施例一的供電電壓隨電源電壓的變化圖；

圖3為本發明實施例一的供電電壓隨溫度變化圖；

圖4為本發明實施例二的電路原理圖；

圖5為本發明實施例三的電路原理圖；