[發明專利]一種基于納米級單層Bi(1?x)CaxFeO3?x/2阻變膜憶阻器的制備方法

有效

• 申請號: 201610040620.7
• 申請日: 2016-01-21
• 公開（公告）號: CN105552224B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 李玉霞;竇剛;郭梅;于洋;李煜;孫釗
• 申請（專利權）人: 山東科技大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;C23C14/35;B82Y10/00
• 代理公司: 濟南舜源專利事務所有限公司37205
• 代理人: 毛勝昔

技術領域

本發明涉及一種憶阻器的制備方法，尤其涉及一種基于納米級單層Bi_(1-x)Ca_xFeO_3-x/2阻變膜憶阻器的制備方法；屬于非線性電路應用領域。

背景技術

憶阻器，又名記憶電阻，是繼電阻、電容和電感之后出現的第四種無源電路元件。由于其具有非易失性、突觸功能和納米尺度結構，在高密度非易失性存儲器、人工神經網絡、大規模集成電路、可重構邏輯和可編程邏輯、生物工程、模式識別、信號處理等領域具有巨大的應用前景。并有望為制造存儲精度無限、超高存儲密度的非易失性存儲設備、具有能夠調節神經元突觸權的人工神經網絡和類似人類大腦方式處理與聯系信息的模擬式計算機等的發展鋪平道路，給計算機的制造和運行方式帶來革命性變革。

目前的研究，憶阻性能實現機理劃分，可分為基于邊界遷移模型、基于電子自旋阻塞模型、基于相變機制，以及基于絲導電機制等幾種。

近年來，盡管憶阻器的研究已經取得了較大的進展，但我們也要看到，作為一個基本的電路元件來說，憶阻器的研究可以說是，才剛剛起步，主要表現在以下幾個方面：

(1)近年來，不斷有新的憶阻材料及憶阻體系報道，但物理實現的憶阻器模型還很少，且相對單一，尚無統一的普適模型對憶阻器行為進行描述。

近年來報道的實物憶阻器大都是針對某類應用或模擬某種功能(如高密度非易失性存儲器、Crossbar Latch技術、模擬神經突觸)而提出的，大多采用與HP憶阻器相類似的開關模型和工作機理，且制作工藝復雜、成本高，對于研究憶阻器特性、憶阻電路理論以及電子電路設計等不具有一般性和普適性。

(2)目前尚未實現商業化生產。

大多數研究者難以獲得一個真正的憶阻器元件，致使很多研究者在研究憶阻器和憶阻電路時，因為缺乏憶阻器元件而無法開展真正物理意義上的硬件實驗，更多的是依靠仿真或模擬電路來進行實驗研究。然而，憶阻器仿真模型和模擬電路離實際的憶阻器特性相差甚遠，用模擬電路進行的硬件實現更多考慮的也是模擬憶阻器數學模型而忽略了憶阻器的本質物理特性。

(3)已報道的實物憶阻器的制備，在原材料選擇和制備工藝方法上要求高、條件苛刻，條件一般的實驗室或科研單位難以完成相關實物憶阻器元件的制備。

在憶阻器的物理實現上，現有技術中，比較先進的是，中國專利申請CN103594620A公開了一種單層納米薄膜憶阻器及其制備方法，其基于物理實現的方式制備出具有復合層結構形式的憶阻器，具體的制備方法：采用CaCO₃，SrCO₃和TiO₃作原料，在900-1300℃下燒結15-240min，制備出Ca_(1-x)Sr_xTiO_3-δ陶瓷材料，然后以Ca_(1-x)Sr_xTiO_3-δ作靶材(其中，0<x<1，0<δ<3)，采用磁控濺射方法在Pt/TiO₂/SiO₂/Si襯底上鍍膜，鍍膜的厚度為20-900nm，再經700-800℃熱處理10-30min；最后在Ca_(1-x)Sr_xTiO_3-δ納米薄膜上鍍上一層電極。

其技術方案的實質，概括而言就是：先制備出用作靶材的Ca_(1-x)Sr_xTiO_3-δ(其中，0<x<1，0<δ<3)陶瓷材料，后以該Ca_(1-x)Sr_xTiO_3-δ陶瓷材料作靶材，采用磁控濺射方法在Pt/TiO₂/SiO₂/Si襯底上鍍膜，最后再在Ca_(1-x)Sr_xTiO_3-δ納米薄膜上鍍上一層電極。

上述技術方案的制備方法，其主要缺點和不足在于：

1、所制備出的憶阻器憶阻性能較差。