[發明專利]閃存結構的制造方法

有效

• 申請號: 201610033975.3
• 申請日: 2016-01-19
• 公開（公告）號: CN105428318B
• 公開（公告）日: 2018-02-16
• 發明（設計）人: 徐濤;陳宏;王卉;曹子貴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L21/027;G03F7/20;G03F7/26;G03F7/30
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

技術領域

本發明涉及半導體領域，尤其涉及一種閃存結構的制造方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：模擬電路、數字電路和數/模混合電路，其中，存儲器件是數字電路中的一個重要類型。而在存儲器件中，近年來閃速存儲器(Flash Memory，簡稱閃存)的發展尤為迅速。閃存的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

閃存結構主要包括柵極疊層(Stack Gate)結構和分柵(Split Gate)結構。其中，分柵結構由于具有更高的編程效率，在擦寫功能上可以避免過度擦寫問題，因而被廣泛運用在各類諸如智能卡、SIM卡、微控制器、手機等電子產品中。

但是，現有技術中閃存結構的良率有待提高。

發明內容

本發明解決的問題是提供一種閃存結構的制造方法，提高閃存結構的良率。

為解決上述問題，本發明提供一種閃存結構的制造方法，包括如下步驟：提供襯底，所述襯底包括邏輯區和存儲單元區；在所述襯底上形成字線層；采用顯影劑對所述字線層表面進行中和處理；進行所述中和處理后，通過曝光顯影工藝在所述字線層表面形成圖形化的光刻膠層，所述圖形化的光刻膠層暴露出所述邏輯區的字線層表面；以所述圖形化的光刻膠層為掩膜，去除所述邏輯區的字線層，在存儲單元區形成字線。

可選的，所述字線層的材料為重摻雜的多晶硅。

可選的，采用顯影劑對所述字線層表面進行中和處理的步驟中，所述顯影劑為堿性顯影劑。

可選的，所述堿性顯影劑為氫氧化四甲基銨溶液。

可選的，所述氫氧化四甲基銨溶液的質量濃度為2％至2.5％。

可選的，采用顯影劑對所述字線層表面進行中和處理的步驟中，所述顯影劑的溫度為20℃至40℃。

可選的，所述曝光顯影工藝中，采用包含堿性離子的顯影劑進行顯影。

可選的，所述堿性離子為氫氧根離子。

可選的，去除所述邏輯區的字線層的工藝為等離子體干法刻蝕工藝。

可選的，所述顯影劑與所述曝光顯影工藝中采用的顯影劑相同。

與現有技術相比，本發明的技術方案具有以下優點：

本發明在進行曝光顯影工藝之前，先采用顯影劑對所述字線層表面進行中和處理，避免所述曝光顯影工藝中采用的顯影劑與所述字線層表面發生酸堿中和反應而消耗所述顯影劑的問題，從而提高所述顯影劑的顯影效果，使所述曝光顯影工藝的顯影劑對所述光刻膠層充分顯影，從而使邏輯區的字線層可以被去除完全，進而提高閃存結構的良率。

可選方案中，采用顯影劑對所述字線層表面進行中和處理，避免顯影工藝中顯影劑的離子與所述字線層表面發生酸堿中和反應而消耗顯影劑中堿性離子的問題，使所述曝光顯影工藝的顯影劑對所述光刻膠層充分顯影，從而避免邏輯區的字線層表面有光刻膠殘留，進而降低顯影目檢時的缺陷數量。

可選方案中，所述顯影劑與所述曝光顯影工藝中采用的顯影劑相同，從而可以避免向顯影工藝中引入雜質離子。

附圖說明

圖1和圖2是現有技術字線形成過程對應的結構示意圖；

圖3是本發明閃存結構的制造方法一實施例的流程示意圖；

圖4和圖5是本發明字線形成過程一實施例對應的結構示意圖；

圖6是采用本發明閃存結構的制造方法后顯影目檢時的缺陷數量圖。

具體實施方式

由背景技術可知，現有技術形成的閃存結構良率有待提高。結合現有技術存儲字線形成過程分析其原因。參考圖1和圖2，示出了現有技術字線形成過程對應的結構示意圖。

具體地，請參考圖1，提供襯底100，其中，所述襯底100包括邏輯區Ⅱ和存儲單元區Ⅰ。所述存儲單元區Ⅰ的襯底100上形成有浮柵層200以及浮柵介質層300；在所述邏輯區Ⅱ和存儲單元區Ⅰ的襯底100上形成字線層400’，在所述字線層400’表面形成圖形化的光刻膠層(圖未示)，所述圖形化的光刻膠層暴露出所述邏輯區Ⅱ的字線層400’。

參考圖2，以所述圖形化的光刻膠層為掩膜，去除所述邏輯區Ⅱ的字線層400’(如圖2所示)，在所述存儲單元區Ⅰ形成字線400。