[發(fā)明專利]一種嵌入式高速實(shí)時(shí)場景圖像生成裝置

有效

• 申請?zhí)枺?/td>: 201610012903.0
• 申請日: 2016-01-08
• 公開（公告）號: CN105681651B
• 公開（公告）日: 2018-11-06
• 發(fā)明（設(shè)計(jì)）人: 李飛;羅院紅;覃奮
• 申請（專利權(quán)）人: 北京環(huán)境特性研究所
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N5/235
• 代理公司: 北京格允知識產(chǎn)權(quán)代理有限公司 11609
• 代理人: 周嬌嬌

1.一種嵌入式高速實(shí)時(shí)場景圖像生成裝置，其特征在于，所述裝置包括：同步串口控制器、DSP數(shù)字信號處理器、DDR存儲器；其中，所述同步串口控制器、所述DDR分別與所述DSP相連；

所述同步串口控制器用于接收仿真計(jì)算機(jī)實(shí)時(shí)輸出的指令數(shù)據(jù)，并將所述指令數(shù)據(jù)傳輸至所述DSP；其中，所述指令數(shù)據(jù)包括目標(biāo)數(shù)據(jù)、背景數(shù)據(jù)；

所述DSP包括：指令數(shù)據(jù)接收模塊、輸入緩存模塊、圖像處理模塊、輸出緩存模塊；其中，所述指令數(shù)據(jù)接收模塊用于接收所述同步串口控制器傳輸?shù)闹噶顢?shù)據(jù)，并將所述指令數(shù)據(jù)發(fā)送至所述輸入緩存模塊；所述輸入緩存模塊用于存儲所述指令數(shù)據(jù)；所述圖像處理模塊用于根據(jù)所述輸入緩存模塊中的指令數(shù)據(jù)和預(yù)設(shè)的目標(biāo)模板生成場景圖像，并將所述場景圖像寫入所述DDR；所述輸出緩存模塊用于在接收到來自圖像輸出接口板的輸出請求信號后，從所述DDR中讀取待輸出的場景圖像，并將所述待輸出的場景圖像輸出至圖像輸出接口板；

其中，所述待輸出的場景圖像為最新生成的場景圖像；

所述輸出請求信號包括曝光控制請求信號、傳輸控制請求信號；

所述曝光控制請求信號用于請求獲取待輸出的場景圖像的指針；所述傳輸控制請求信號用于請求將所述待輸出的場景圖像分塊輸出；

所述曝光控制請求信號的一個(gè)周期T_b包括定位請求有效時(shí)間T₁、定位請求無效時(shí)間T₂；所述傳輸控制信號的一個(gè)周期T_s包括傳輸請求累積有效時(shí)間T₃和傳輸請求無效時(shí)間T₄，所述T₃由N₁個(gè)傳輸請求有效時(shí)間t_e和N₁個(gè)輔助傳輸請求無效時(shí)間t_i組成，并且T_b＝T_s；

所述曝光控制請求信號與所述傳輸控制信號的發(fā)送時(shí)序滿足：一個(gè)T_b周期內(nèi)所述T₃的起始時(shí)刻與一個(gè)T_s周期內(nèi)所述T₂的起始時(shí)刻為同一時(shí)刻。

2.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括Flash閃存；

所述Flash與所述DSP相連，用于存儲所述DSP的軟件代碼，并在系統(tǒng)加電后將所述軟件代碼加載。

3.如權(quán)利要求1所述的裝置，其特征在于，所述DSP還包括中斷控制模塊；

所述中斷控制模塊用于預(yù)先將來自圖像輸出接口板的輸出請求信號設(shè)置為一級中斷源，并將接收到的所述輸出請求信號發(fā)送至所述輸出緩存模塊。

4.如權(quán)利要求1所述的裝置，其特征在于，N₁＝6。

5.如權(quán)利要求2所述的裝置，其特征在于，所述DSP的接口模塊包括16位總線接口、32位總線接口、DDR總線接口、SPI總線接口；

其中，所述16位總線接口用于與所述同步串口控制器進(jìn)行通訊；所述32位總線接口用于與所述圖像輸出接口板進(jìn)行通訊；所述DDR總線接口用于與所述DDR進(jìn)行通訊；所述SPI總線接口用于與所述Flash進(jìn)行通訊。

6.如權(quán)利要求5所述的裝置，其特征在于，所述32位總線接口為同步FIFO先入先出工作模式。

7.如權(quán)利要求1所述的裝置，其特征在于，所述輸入緩存模塊包括第一輸入緩存、第二輸入緩存、第三輸入緩存；并且，第一至第三輸入緩存均為二級緩存；

第一輸入緩存與第二輸入緩存為乒乓緩存結(jié)構(gòu)，用于存儲指令數(shù)據(jù)；第三輸入緩存用于存儲目標(biāo)模板。