[發明專利]分離柵快閃存儲單元互連的制作方法

有效

• 申請號: 201610011593.0
• 申請日: 2016-01-08
• 公開（公告）號: CN106960848B
• 公開（公告）日: 2019-10-22
• 發明（設計）人: 張慶勇;周儒領
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 梁少微;王麗琴

本發明提供了一種分離柵快閃存儲單元互連的制作方法，只對擦除柵區域進行離子注入形成源極，并不對源帶區進行離子注入，以避免現有技術中，對源帶區進行了離子注入而損傷了半導體基底，導致源帶區生長的源極氧化層厚度高于預期的問題。

技術領域

本發明涉及半導體技術領域，尤其涉及一種分離柵快閃存儲單元互連的制作方法。

背景技術

具有電編程和擦除功能的非易失性存儲器件的典型實例是快閃存儲(Flashmemory)器。快閃存儲器的存儲單元可以被分類為堆疊(stack)結構和分離柵(split gate)結構。堆疊結構的快閃存儲單元容易出現在多次反復寫入/擦除循環后，單元閥值可能被改變，即擦除功能過度問題，而分離柵能夠很好的克服該問題，一個典型的分離柵存儲單元結構如圖1所示，包括具有源極111的半導體基底100、依次以堆棧的方式形成在半導體基底100上的浮柵氧化層101、浮柵102、柵間介質層103、控制柵104、控制柵氮化硅層105、控制柵氧化硅層106、控制柵硬掩膜層107，還包括形成在控制柵104兩側的控制柵側壁層108、形成在控制柵側壁層108表面以及浮柵102字線區域側的浮柵側壁氧化層109，源極111上形成有源極氧化層112，源極氧化層112上形成有擦除柵121，字線區域基底上形成有字線氧化層113，在字線氧化層113上形成有字線122。

在集成電路中，存在多個分離柵存儲單元及其他電路元件，多個電路元件之間需要互連，如圖2所示的集成電路版圖展示了一個分離柵存儲單元的俯視結構，沿A-A截取的截面即如圖1所示的分離柵存儲單元的結構。而對于集成電路中的其他電路元件與分離柵存儲單元的互連，是在分離柵存儲單元的源帶區(source line strap)200實現的，如圖2所示，兩個控制柵104之間，在擦除柵區域的沿線方向上設置有源帶區，源帶區包括層間介質層，以及設置于層間介質層中的通孔，在通孔中填充金屬，填充金屬一端與分離柵存儲單元A和B的源極連接，另一端與其他元件連接即可將不同層的電路元件之間的電連接。圖2中，為清楚顯示在整個源極線(Source Line，SL)上進行離子注入形成的源極111，并沒有顯示形成于源極111的上方，且除去源帶區200所在區域以外的擦除柵121。

作為現有技術制造分離柵快閃存儲單元互連的典型方法，如圖3a-3g所示，一般包括如下步驟：

如圖3a所示，形成存儲單元堆棧結構，包括：提供半導體基底100，并在半導體基底100上形成包括浮柵氧化層101、浮柵102、柵間介質層103、控制柵104、控制柵氮化硅層105、控制柵氧化硅層106、控制柵硬掩膜層107以及控制柵側壁層108，并在浮柵兩側形成浮柵側壁氧化層109的分離柵存儲單元堆棧結構。

源極線與兩個控制柵平行，位于兩個控制柵之間的半導體基底上，現有技術中首先在兩個控制柵之間的整個源極線表面上沉積形成犧牲氧化層301，然后以覆蓋存儲單元區域中字線區域的圖案化光刻膠302為掩模，對源極線區域透過犧牲氧化層301進行離子注入形成源極111。

如圖3b所示，進行濕法刻蝕，去除源極111處的犧牲氧化層301，并灰化圖案化光刻膠302；

如圖3c所示，在源極線上形成源極氧化層112；

參照圖3d，沉積多晶硅，并刻蝕去除源帶區的多晶硅，以在擦除柵區域形成擦除柵，在字線區域形成字線122，進而形成存儲單元結構；

圖3d為圖2中沿B-B的截面視圖。

如圖3e所示，在存儲單元結構上依次沉積氧化物及氮化物，進行干法刻蝕，以在存儲單元兩側形成存儲單元側壁層303；

如圖3f所示，對源帶區表面的柵極氧化層112進行干法刻蝕，以去除源帶區上的柵極氧化層112，并在暴露的半導體基底100表面形成金屬硅化物304；