[發(fā)明專利]陣列基板上柵極驅(qū)動電路及使用所述電路的液晶顯示器

有效

• 申請?zhí)枺?/td>: 201610008000.5
• 申請日: 2016-01-07
• 公開（公告）號: CN105448267B
• 公開（公告）日: 2018-03-13
• 發(fā)明（設(shè)計）人: 趙莽;李亞鋒
• 申請（專利權(quán)）人: 武漢華星光電技術(shù)有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳翼盛智成知識產(chǎn)權(quán)事務所(普通合伙)44300
• 代理人: 黃威

【技術(shù)領(lǐng)域】

本發(fā)明涉及一種液晶顯示器技術(shù)領(lǐng)域，且特別是涉及一種陣列基板上柵極驅(qū)動電路及使用所述電路的液晶顯示器。

【背景技術(shù)】

由于液晶顯示器(liquid crystal display,LCD)具有低輻射、體積小及低耗能等優(yōu)點，因此逐漸取代傳統(tǒng)的陰極射線管(cathode ray tube,CRT)顯示器，廣泛地應用在筆記型計算機、個人數(shù)字助理(personal digital assistant,PDA)、平面電視，或行動電話等信息產(chǎn)品上。

陣列基板上柵極驅(qū)動電路(Gate Driver On Array，簡稱GOA)，是指利用現(xiàn)有的薄膜晶體管液晶顯示器的陣列基板(Array)制程將柵極(Gate)行掃描驅(qū)動信號電路制作在陣列基板(Array)上，實現(xiàn)對柵極逐行掃描的驅(qū)動方式的顯示技術(shù)。現(xiàn)有的GOA電路設(shè)計，使用較多的時鐘(CK)信號線和晶體管，不利于窄邊框的液晶顯示器設(shè)計。而且在傳統(tǒng)的窄邊框GOA電路設(shè)計時，只能縮減單級GOA電路寬度的方式產(chǎn)生多級柵極驅(qū)動信號。但是，由于目前顯示面板制程的限制，GOA電路的縮減相當困難。因此需要發(fā)展一種新式的柵極驅(qū)動架構(gòu)，以解決上述的問題。

【發(fā)明內(nèi)容】

有監(jiān)于此，本發(fā)明的目的在于提供一種陣列基板上柵極驅(qū)動電路及使用所述電路的液晶顯示器，通過輸入模塊、鎖存模塊以及信號處理模塊，使用較少的時鐘(CK)信號線和晶體管，有利于窄邊框的液晶顯示器設(shè)計。

為達到上述發(fā)明目的，本發(fā)明第一實施例中提供一種陣列基板上柵極驅(qū)動電路，適用于液晶面板，其特征在于，所述陣列基板上柵極驅(qū)動電路設(shè)有若干依序連接的柵極驅(qū)動單元，每一級柵極驅(qū)動單元包括：一輸入模塊，用以接收前級級傳信號Q(N-1)、前級反相級傳信號XQ(N-1)、本級級傳信號Q(N)以及低電壓信號，使所述輸入模塊產(chǎn)生本級中繼信號TP(N)，其中N為正整數(shù)；一復位模塊，電性連接所述輸入模塊，用以接收一復位信號、高電壓信號以及低電壓信號，使所述中繼信號TP(N)以及本級級傳信號Q(N)在初始狀時清零復位，并且所述復位模塊依據(jù)所述高電壓信號以及所述中繼信號TP(N)產(chǎn)生一控制信號；一鎖存模塊，電性連接所述復位模塊，用以接收所述控制信號、第一時鐘信號以及所述高電壓信號，并且所述鎖存模塊依據(jù)所述控制信號以及第一時鐘信號產(chǎn)生本級反相級傳信號XQ(N)；以及一信號處理模塊，電性連接所述鎖存模塊，用以接收所述本級反相級傳信號XQ(N)、所述低電壓信號、第二時鐘信號以及第三時鐘信號，所述信號處理模塊以所述本級級傳信號Q(N)控制兩個晶體管的開啟狀態(tài)，使所述兩個晶體管分別通過所述第二時鐘信號以及所述第三時鐘信號以產(chǎn)生第N級柵極信號G(N)以及第N+1級柵極信號G(N+1)。

在一實施例中，所述的陣列基板上柵極驅(qū)動電路的至少三級依序連接的柵極驅(qū)動單元分別定義為前級柵極驅(qū)動單元、本級柵極驅(qū)動單元以及后級柵極驅(qū)動單元，所述前級柵極驅(qū)動單元形成所述前級級傳信號Q(N-1)以及前級反相級傳信號XQ(N-1)，所述后級柵極驅(qū)動單元的鎖存模塊還設(shè)有一第二反相器，包括第二輸入端以及第二輸出端，所述第二輸入端用以接收所述第一時鐘信號以產(chǎn)生反相第一時鐘信號，并且所述第二輸出端輸出反相第一時鐘信號至所述第十源極以及所述第十一源極。

本發(fā)明第二實施例中提供一種陣列基板上柵極驅(qū)動電路，所述陣列基板上柵極驅(qū)動電路的信號處理模塊包括：一第三反相器，包括第三輸入端以及第三輸出端，所述第三輸入端用以接收所述本級反相級傳信號XQ(N)以產(chǎn)生所述本級級傳信號Q(N)；一第一邏輯單元，耦接所述第三反相器，包括第一與非門以及連接所述第一與非門的第三組反相單元，所述第一與非門的兩個輸入端分別接收所述本級級傳信號Q(N)以及所述第二時鐘信號，以使所述第三組反相單元產(chǎn)生所述第N級柵極信號G(N)；以及一第二邏輯單元，耦接所述第三反相器，包括第二與非門以及連接所述第二與非門的第四組反相單元，所述第二與非門的兩個輸入端分別接收所述本級級傳信號Q(N)以及所述第三時鐘信號，以使所述第四組反相單元產(chǎn)生所述第N+1級柵極信號G(N+1)。