[發明專利]非揮發性內存總成及其制作方法

在審

• 申請號: 201610007254.5
• 申請日: 2016-01-07
• 公開（公告）號: CN105633091A
• 公開（公告）日: 2016-06-01
• 發明（設計）人: 范德慈;陳志民;呂榮章
• 申請（專利權）人: 北京芯盈速騰電子科技有限責任公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/423;H01L21/28;H01L21/8247
• 代理公司: 廣州三環專利代理有限公司 44202
• 代理人: 鄭裕涵

1.一種非揮發性內存總成的制作方法，其特征在于，包括下列步驟：

(1)提供一基底；

(2)在所述基底上形成一基底介電層；

(3)在所述基底介電層上形成一第一多晶硅層，以及在所述第一多晶硅層上形成一犧 牲層；

(4)在所述基底介電層、所述第一多晶硅層及所述犧牲層上定義一第一圖案開口及一 第二圖案開口，且所述犧牲層堆棧在所述第一多晶硅層上彼此相間隔；

(5)選擇性去除所述犧牲層，以及在所述犧牲層的兩側形成一第一暫時側墻介電層；

(6)所述第一多晶硅層及所述犧牲層在所述基底介電層上形成若干上窄下寬的堆棧 結構，且相鄰上窄下寬的堆棧結構之間在所述基底介電層上形成一鑲嵌溝槽；

(7)根據所述第一圖案開口進行離子布植；

(8)增厚所述鑲嵌溝槽位于所述第一圖案開口下方的基底介電層；

(9)在所述鑲嵌溝槽形成一第一側墻介電層，及所述第一側墻介電層沿所述鑲嵌溝槽 形成二溝槽；

(10)形成一第二多晶硅層，填入二溝槽；

(11)去除在二溝槽內于所述第二圖案開口的第二多晶硅層及第一側墻介電層；

(12)在所述基底上定義一第三圖案開口，去除位于所述第三圖案開口上的第一多晶 硅層及所述基底介電層以形成一第一凹槽；

(13)在所述第一凹槽內，形成一晶體管介電層及一第二側墻介電層，且所述晶體管介 電層及所述第二側墻介電層形成一第二凹槽；

(14)形成一第三多晶硅層，填入所述第二凹槽；

(15)在所述第二多晶硅層及所述第三多晶硅層上形成一覆蓋介電層；

(16)在所述第一多晶硅層、所述覆蓋介電層、所述第一側墻介電層及所述第二側墻介 電層上形成一耦合介電層；

(17)在耦合介電層選擇性形成一第四多晶硅層；以及

(18)定義一第四圖案開口以進行離子布植。

2.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟(4)包括：

在所述第一多晶硅層上位于所述第一圖案開口及所述第二圖案開口之間形成一浮動 閘極。

3.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟(5)包括：

選擇性去除所述犧牲層，利用微影術在光阻上定義所述犧牲層上部分區域為屏蔽，非 等向性蝕刻去除所述犧牲層兩側，減少在水平方向上所述犧牲層的寬度。

4.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟((5)更包括：

(5-1)去除所述第一暫時側墻介電層；其中，在水平方向上第一多晶硅層的寬度大于犧 牲層，使所述犧牲層及所述第一多晶硅層二者呈凸字形狀之上窄下寬的堆棧結構。

5.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟(10)包括：

形成所述第二多晶硅層，填入所述第一多晶硅層、所述犧牲層及所述第一側墻介電層 所形成呈上寬下窄的二溝槽。

6.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟(15)更包括：

(15-1)去除所述犧牲層，根據在所述第二多晶硅層及所述第三多晶硅層上所形成的覆 蓋介電層為屏蔽，去除水平方向上所述第一側墻介電層、所述第二側墻介電層及所述覆蓋 介電層以外區域，所述第一多晶硅層上所堆棧的犧牲層。

7.如權利要求1所述的非揮發性內存總成的制作方法，其特征在于，步驟(16)包括：

在所述第一多晶硅層、所述內層多晶介電層及所述覆蓋介電層上，沉積所述耦合介電 層，且所述耦合介電層堆棧所述耦合介電層及所述基底介電層的區域，于深度方向上在所 述基底介電層上定義一第四圖案開口。