[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201610006426.7
• 申請日: 2016-01-06
• 公開（公告）號: CN106952922B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 陳亮
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。包括步驟：提供半導體襯底，在半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至半導體襯底中的淺溝槽隔離結構；回蝕刻去除淺溝槽隔離結構中的部分隔離材料，以形成凹槽，露出浮柵結構的部分側壁；對凹槽中暴露的淺溝槽隔離結構中的隔離材料進行離子注入，以在淺溝槽隔離結構的隔離材料中形成具有較高濕法蝕刻速率的離子注入層，其中，離子注入層的濕法蝕刻速率大于隔離材料的濕法蝕刻速率；進行濕法清洗，以去除離子注入層。本發明的方法提高了濕法蝕刻對于氧化物的蝕刻速率，有效去除了殘留于浮柵結構側壁上的氧化物，提高了器件的良率和性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲方案，由于NAND閃存以頁為單位讀寫數據，所以適合于存儲連續的數據，如圖片、音頻或其他文件數據；同時因其成本低、容量大且寫入速度快、擦除時間短的優點在移動通訊裝置及便攜式多媒體裝置的存儲領域得到了廣泛的應用。目前，為了提高NAND閃存的容量，需要在制備過程中提高NAND閃存的集成密度。

在所述NAND閃存制備過程中，首先形成浮柵結構以及位于所述浮柵結構之間的淺溝槽隔離結構，然后執行存儲單元打開(cell open,COPEN)的步驟，所述COPEN步驟包括：干法蝕刻去除部分所述淺溝槽隔離結構中的氧化物，以露出所述浮柵結構的部分側壁，以及ONO介質層沉積前的預清洗，以便后續制備的ONO介質層和控制柵極能和所述浮柵結構形成穩定的接觸，避免由于器件尺寸減小引起接觸不穩定的情況。

然而當NAND閃存單元的尺寸縮小到2Xnm以下時，COPEN步驟總是遭遇氧化物在浮柵的側壁上殘留的問題，如圖1中左圖所示，氧化物殘留的存在對控制柵極和浮柵之間的接觸造成負面影響，造成上述問題的主要原因是：單元有源區AA與單元有源區AA之間的間隔太小，使得蝕刻不能腐蝕側壁上所有的氧化物，而對于3Xnm NAND很少遇到這些問題，如圖1中右圖所示。

現有的COPEN制程中執行干法蝕刻工藝時，產生大量的聚合物保護浮柵的側壁免于受到損傷，在ONO介電層沉積前，往往通過稀釋的氫氟酸(DHF)預清洗去除浮柵表面上的自然氧化層，然而對于現有的2XnmNAND閃存，ONO前的預清洗不能完全去除浮柵側壁上的氧化物。

因此，鑒于上述問題的存在，有必要提出一種新的半導體器件的制造方法。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；

回蝕刻去除所述淺溝槽隔離結構中的部分隔離材料，以形成凹槽，露出所述浮柵結構的部分側壁；

對所述凹槽中暴露的所述淺溝槽隔離結構中的隔離材料進行離子注入，以在所述淺溝槽隔離結構的隔離材料中形成具有較高濕法蝕刻速率的離子注入層，其中，所述離子注入層的濕法蝕刻速率大于所述隔離材料的濕法蝕刻速率；

進行濕法清洗，以去除所述離子注入層。

可選地，所述隔離材料包括氧化物。

可選地，所述離子注入的離子為VA族重金屬元素。

可選地，所述離子注入的離子為砷離子。

可選地，所述濕法清洗為軟蝕刻。