[發明專利]一種按比特寫數據的方法及裝置

有效

• 申請號: 201610005115.9
• 申請日: 2016-01-05
• 公開（公告）號: CN106940684B
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 王強
• 申請（專利權）人: 青島海信電器股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種按比特寫數據的方法，其特征在于，所述方法包括：

中央處理器CPU通過系統總線向按比特寫數據控制器BWC發送第一寫命令，所述第一寫命令中包括待寫比特的寫地址、需向所述待寫比特寫入的寫數據、所述待寫比特的起始位以及所述待寫比特的結束位，所述第一寫命令用于觸發所述BWC根據所述寫地址，將所述寫數據寫入由所述起始位和所述結束位指示的所述待寫比特；

其中，寄存器的位寬為2n個比特，所述待寫比特的結束位的最大值為2n，則分別用n個比特表示待寫比特的起始位和待寫比特的結束位，用其余比特即2n-n-n個比特表示需向所述待寫比特寫入的寫數據。

2.根據權利要求1所述的方法，其特征在于，所述方法還包括：

所述CPU通過所述系統總線接收所述BWC發送的響應信號，所述響應信號用于指示所述BWC向所述待寫比特寫入所述寫數據的狀態；

所述CPU根據所述響應信號，確定所述BWC向所述待寫比特寫入所述寫數據是否成功。

3.一種按比特寫數據的方法，其特征在于，所述方法包括：

按比特寫數據控制器BWC通過系統總線接收中央處理器CPU發送的第一寫命令，所述第一寫命令中包括待寫比特的寫地址、需向所述待寫比特寫入的寫數據、所述待寫比特的起始位以及所述待寫比特的結束位；

所述BWC根據所述寫地址，將所述寫數據寫入由所述起始位和所述結束位指示的所述待寫比特；

其中，寄存器的位寬為2ⁿ個比特，所述待寫比特的結束位的最大值為2ⁿ，則分別用n個比特表示待寫比特的起始位和待寫比特的結束位，用其余比特即2ⁿ-n-n個比特表示需向待寫比特寫入的寫數據。

4.根據權利要求3所述的方法，其特征在于，所述BWC根據所述寫地址，將所述寫數據寫入由所述起始位和所述結束位指示的所述待寫比特，包括：

所述BWC向由所述寫地址指示的寄存器發送讀命令，所述讀命令用于讀取所述寄存器中的第一數據；

所述BWC接收所述寄存器發送的所述第一數據；

所述BWC將所述第一數據中由所述起始位和所述結束位指示的所述待寫比特的數據修改為所述寫數據，得到第二數據；

所述BWC向所述寄存器發送第二寫命令，所述第二寫命令中包括所述第二數據，所述第二寫命令用于將所述第二數據寫入所述寄存器中。

5.根據權利要求4所述的方法，其特征在于，所述BWC通過系統總線接收CPU發送的第一寫命令之后，所述BWC向由所述寫地址指示的寄存器發送讀命令之前，所述方法還包括：

所述BWC確定所述寫地址為預設的虛擬地址空間中的虛擬地址；

所述BWC根據預設的地址映射關系，確定預設的實際地址空間中與所述虛擬地址對應的實際地址，所述地址映射關系用于指示所述虛擬地址和所述實際地址之間的映射關系；

其中，由所述寫地址指示的寄存器為由所述實際地址指示的寄存器。

6.一種中央處理器CPU，其特征在于，所述CPU包括：

發送單元，用于通過系統總線向按比特寫數據控制器BWC發送第一寫命令，所述第一寫命令中包括待寫比特的寫地址、需向所述待寫比特寫入的寫數據、所述待寫比特的起始位以及所述待寫比特的結束位，所述第一寫命令用于觸發所述BWC根據所述寫地址，將所述寫數據寫入由所述起始位和所述結束位指示的所述待寫比特；

其中，寄存器的位寬為2n個比特，所述待寫比特的結束位的最大值為2n，則分別用n個比特表示待寫比特的起始位和待寫比特的結束位，用其余比特即2n-n-n個比特表示需向所述待寫比特寫入的寫數據。

7.根據權利要求6所述的CPU，其特征在于，所述CPU還包括接收單元和確定單元，

所述接收單元，用于通過所述系統總線接收所述BWC發送的響應信號，所述響應信號用于指示所述BWC向所述待寫比特寫入所述寫數據的狀態；

所述確定單元，用于根據所述接收單元接收的所述響應信號，確定所述BWC向所述待寫比特寫入所述寫數據是否成功。