[發(fā)明專利]多路復用型顯示驅動電路

有效

• 申請?zhí)枺?/td>: 201610003066.5
• 申請日: 2016-01-04
• 公開（公告）號: CN105469765B
• 公開（公告）日: 2018-03-30
• 發(fā)明（設計）人: 林建宏
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市德力知識產(chǎn)權代理事務所44265
• 代理人: 林才桂

1.一種多路復用型顯示驅動電路，其特征在于，包括：多個驅動單元，每一驅動單元均包括：二十四條相互平行并依次排列的豎直的數(shù)據(jù)線(D1-D24)、至少兩條相互平行并依次排列的水平的掃描線(Gn)、至少二行二十四列共四十八個呈陣列式排布的子像素(10)、以及八個多路復用模塊(De1-De8)；

每一子像素(10)電性連接于該子像素(10)所在行對應的掃描線和該子像素(10)所在列對應的數(shù)據(jù)線；

每一多路復用模塊均包括三個薄膜晶體管，該三個薄膜晶體管的柵極分別電性連接于第一分路控制信號(Demux1)、第二分路控制信號(Demux2)、和第三分路控制信號(Demux3)，源極均電性連接同一數(shù)據(jù)信號，漏極分別電性連接一數(shù)據(jù)線；

第一多路復用模塊(De1)包括：第一薄膜晶體管(T1)，所述第一薄膜晶體管(T1)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第一數(shù)據(jù)信號(Data1)，漏極電性連接于第一數(shù)據(jù)線(D1)；第二薄膜晶體管(T2)，所述第二薄膜晶體管(T2)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第一數(shù)據(jù)信號(Data1)，漏極電性連接于第四數(shù)據(jù)線(D4)；以及第三薄膜晶體管(T3)，所述第三薄膜晶體管(T3)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第一數(shù)據(jù)信號(Data1)，漏極電性連接于第六數(shù)據(jù)線(D6)；

第二多路復用模塊(De2)包括：第四薄膜晶體管(T4)，所述第四薄膜晶體管(T4)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第二數(shù)據(jù)信號(Data2)，漏極電性連接于第二數(shù)據(jù)線(D2)；第五薄膜晶體管(T5)，所述第五薄膜晶體管(T5)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第二數(shù)據(jù)信號(Data2)，漏極電性連接于第三數(shù)據(jù)線(D3)；以及第六薄膜晶體管(T6)，所述第六薄膜晶體管(T6)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第二數(shù)據(jù)信號(Data2)，漏極電性連接于第五數(shù)據(jù)線(D5)；

第三多路復用模塊(De3)包括：第七薄膜晶體管(T7)，所述第七薄膜晶體管(T7)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第三數(shù)據(jù)信號(Data3)，漏極電性連接于第七數(shù)據(jù)線(D7)；第八薄膜晶體管(T8)，所述第八薄膜晶體管(T8)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第三數(shù)據(jù)信號(Data3)，漏極電性連接于第九數(shù)據(jù)線(D9)；以及第九薄膜晶體管(T9)，所述第九薄膜晶體管(T9)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第三數(shù)據(jù)信號(Data3)，漏極電性連接于第十二數(shù)據(jù)線(D12)；

第四多路復用模塊(De4)包括：第十薄膜晶體管(T10)，所述第十薄膜晶體管(T10)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第四數(shù)據(jù)信號(Data4)，漏極電性連接于第八數(shù)據(jù)線(D8)；第十一薄膜晶體管(T11)，所述第十一薄膜晶體管(T11)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第四數(shù)據(jù)信號(Data4)，漏極電性連接于第十數(shù)據(jù)線(D10)；以及第十二薄膜晶體管(T12)，所述第十二薄膜晶體管(T12)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第四數(shù)據(jù)信號(Data4)，漏極電性連接于第十一數(shù)據(jù)線(D11)；

第五多路復用模塊(De5)包括：第十三薄膜晶體管(T13)，所述第十三薄膜晶體管(T13)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第五數(shù)據(jù)信號(Data5)，漏極電性連接于第十四數(shù)據(jù)線(D14)；第十四薄膜晶體管(T14)，所述第十四薄膜晶體管(T14)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第五數(shù)據(jù)信號(Data5)，漏極電性連接于第十五數(shù)據(jù)線(D15)；以及第十五薄膜晶體管(T15)，所述第十五薄膜晶體管(T15)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第五數(shù)據(jù)信號(Data5)，漏極電性連接于第十七數(shù)據(jù)線(D17)；

第六多路復用模塊(De6)包括：第十六薄膜晶體管(T16)，所述第十六薄膜晶體管(T16)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第六數(shù)據(jù)信號(Data6)，漏極電性連接于第十三數(shù)據(jù)線(D13)；第十七薄膜晶體管(T17)，所述第十七薄膜晶體管(T17)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第六數(shù)據(jù)信號(Data6)，漏極電性連接于第十六數(shù)據(jù)線(D16)；以及第十八薄膜晶體管(T18)，所述第十八薄膜晶體管(T18)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第六數(shù)據(jù)信號(Data6)，漏極電性連接于第十八數(shù)據(jù)線(D18)；

第七多路復用模塊(De7)包括：第十九薄膜晶體管(T19)，所述第十九薄膜晶體管(T19)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第七數(shù)據(jù)信號(Data7)，漏極電性連接于第二十數(shù)據(jù)線(D20)；第二十薄膜晶體管(T20)，所述第二十薄膜晶體管(T20)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第七數(shù)據(jù)信號(Data7)，漏極電性連接于第二十二數(shù)據(jù)線(D22)；以及第二十一薄膜晶體管(T21)，所述第二十一薄膜晶體管(T21)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第七數(shù)據(jù)信號(Data7)，漏極電性連接于第二十三數(shù)據(jù)線(D23)；

第八多路復用模塊(De8)包括：第二十二薄膜晶體管(T22)，所述第二十二薄膜晶體管(T22)的柵極電性連接于第一分路控制信號(Demux1)，源極電性連接于第八數(shù)據(jù)信號(Data8)，漏極電性連接于第十九數(shù)據(jù)線(D19)；第二十三薄膜晶體管(T23)，所述第二十三薄膜晶體管(T23)的柵極電性連接于第二分路控制信號(Demux2)，源極電性連接于第八數(shù)據(jù)信號(Data8)，漏極電性連接于第二十一數(shù)據(jù)線(D21)；以及第二十四薄膜晶體管(T24)，所述第二十四薄膜晶體管(T24)的柵極電性連接于第三分路控制信號(Demux3)，源極電性連接于第八數(shù)據(jù)信號(Data8)，漏極電性連接于第二十四數(shù)據(jù)線(D24)；

相鄰兩條數(shù)據(jù)信號的極性相反。