[發(fā)明專利]用于外延生長源極/漏極晶體管區(qū)域的碳基界面

有效

• 申請?zhí)枺?/td>: 201580080044.2
• 申請日: 2015-06-19
• 公開（公告）號: CN107667434B
• 公開（公告）日: 2021-10-01
• 發(fā)明（設計）人: G·A·格拉斯;P·H·基斯;H·W·肯內(nèi)爾;R·米恩德魯;A·S·默西;K·賈姆布納坦
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/165
• 分類號: H01L29/165;H01L29/423;H01L29/66;H01L29/775;H01L29/78;H01L29/786
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;韓宏

公開了用于在外延生長的S/D區(qū)域和溝道區(qū)域之間形成具有一個或多個碳基界面層的p?MOS晶體管的技術。在一些情況下，碳基界面層可以包括具有大于20％碳的碳含量和0.5?8nm的厚度的單層。在一些情況下，碳基界面層可以包括具有小于5％的碳含量和2?10nm的厚度的單層。在一些這樣的情況下，單層還可以包括硼摻雜硅(Si:B)或硼摻雜硅鍺(SiGe:B)。在一些情況下，一個或多個附加界面層可以沉積在碳基界面層上，其中附加界面層包括Si:B和/或SiGe:B。這些技術可用于改善短溝道效應，并改善所得晶體管的有效柵極長度。

背景技術

包括晶體管、二極管、電阻器、電容器以及形成在半導體襯底上的其它無源和有源電子器件在內(nèi)的襯底上的電路器件的性能和產(chǎn)量的提高通常是在這些器件的設計、制造和操作期間考慮的主要因素。例如，在設計和制造或者形成金屬氧化物半導體(MOS)晶體管半導體器件(例如，在互補金屬氧化物半導體(CMOS)器件中使用的那些)期間，通常期望增加電子(載流子)在n型MOS器件(n-MOS)溝道中的移動，并增加正電荷空穴(載流子)在p型MOS器件(p-MOS)溝道中的移動。典型的CMOS晶體管器件利用硅作為空穴和電子多數(shù)載流子MOS溝道的溝道材料。考慮中的示例性器件包括平面、fin-FET和納米線幾何結構。

附圖說明

圖1示出了根據(jù)本公開內(nèi)容的各個實施例的形成集成電路的方法。

圖2A-H示出了根據(jù)本公開內(nèi)容的各個實施例在執(zhí)行圖1的方法時形成的示例性結構。

圖2I示出了根據(jù)本公開內(nèi)容的實施例的關于圖2H中的平面A-A的橫截面圖。

圖3示出了根據(jù)本公開內(nèi)容的實施例的示出多個界面層和/或漸變界面層的關于圖2H中的平面A-A的橫截面圖。

圖4A示出了根據(jù)本公開內(nèi)容的實施例的包括具有鰭式構造的兩個晶體管結構的示例性集成電路。

圖4B示出了根據(jù)本公開內(nèi)容的實施例的包括具有納米線構造的兩個晶體管結構的示例性集成電路。

圖4C示出了根據(jù)本公開內(nèi)容的實施例的包括兩個晶體管結構的示例性集成電路，一個晶體管結構具有鰭式構造，另一個晶體管結構具有納米線構造。

圖5示出了根據(jù)本公開內(nèi)容的各個實施例的以使用本文公開的技術形成的集成電路結構或晶體管器件實現(xiàn)的計算系統(tǒng)。

具體實施方式

公開了用于形成在外延生長的S/D區(qū)域和溝道區(qū)域之間具有一個或多個碳基界面層的p-MOS晶體管的技術。在一些情況下，碳基界面層可以包括具有大于20％碳的碳含量和0.5-8nm的厚度，并且更具體地具有大約1nm的厚度的單層。在一些情況下，碳基界面層可以包括具有小于5％的碳含量和2-10nm，更具體地5-10nm的厚度的單層。在一些這樣的情況下，單層還可以包括硼摻雜的硅(Si:B)或硼摻雜的硅鍺(SiGe:B)。在一些情況下，在一個或多個退火工藝期間碳基界面層暴露于熱處理的情況下，碳可能擴散出去到周圍的層。因此，取決于用于完成半導體器件的形成的熱過程，碳基界面可以占據(jù)比原始沉積的更窄或更寬的區(qū)域。例如，使用本文描述的技術形成的晶體管可以包括界面區(qū)域，其在Si溝道區(qū)域和替代S/D區(qū)域之間并且包括大約每cm² 1E13至3E14個原子或基于最終用途或者目標應用的一些其它合適的量的碳。在一些情況下，一個或多個附加界面層可以沉積在碳基界面層上，其中附加界面層包括Si:B和/或SiGe:B。任何這樣的界面層可以具有在沉積該層期間漸變的一種或多種材料的含量。這些技術可用于改善短溝道效應，并改善所得晶體管的有效柵極長度。根據(jù)本公開內(nèi)容，許多變化和構造將是顯而易見的。

總體概述