[發明專利]多芯片雙寫入

有效

• 申請號: 201580071503.0
• 申請日: 2015-11-16
• 公開（公告）號: CN107112044B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: R.H.薩特雅納拉揚;V.桑迪普
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: G11C8/12
• 分類號: G11C8/12;G11C16/10;G11C29/00;G11C7/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

通過以下方式來將相同數據寫入連接至存儲器總線的多個非易失性存儲器芯片中：向第一非易失性存儲器芯片和第二非易失性存儲器芯片發送地址信息；選擇所述第一和第二非易失性存儲器芯片；當所述第一非易失性和第二非易失性存儲器芯片都被選擇時，通過所述存儲器總線向所述第一和第二非易失性存儲器芯片并行地發送用戶數據；并且并行地在所述第一非易失性存儲器芯片和所述第二非易失性存儲器芯片中對所述用戶數據進行編程。

技術領域

本申請涉及對如半導體閃存等可重新編程非易失性存儲器的操作。

背景技術

能夠對電荷進行非易失性存儲的固態存儲器(特別是采取被封裝為小形狀因數卡的EEPROM和閃速EEPROM的形式)已經變成各種移動和手持式設備(尤其是信息電器和消費者電子產品)中的精選存儲設備。不像同樣作為固態存儲器的RAM(隨機存取存儲器)，閃存是非易失性的并且甚至在關掉電源之后保留其存儲數據。而且，不像ROM(只讀存儲器)，類似于磁盤存儲設備，閃存是可重寫的。

閃速EEPROM類似于EEPROM(電可擦除可編程只讀存儲器)，因為它是可以被擦除的并且使新數據寫入或“編程”到其存儲器單元中的非易失性存儲器。兩者都利用場效應晶體管結構中被定位在半導體襯底中在源極區域與漏極區域之間的溝道區域之上的浮置(未連接的)導電柵極。然后，通過浮柵提供控制柵極。晶體管的閾值電壓特性由保留在浮柵上的電荷的量控制。也就是說，對于浮柵上的給定電荷水平，在“接通”晶體管以便允許其源極區域與漏極區域之間導電之前，存在將向控制柵極施加的相應電壓(閾值)。如閃速EEPROM等閃存允許同時擦除整個存儲器單元塊。

浮柵可以保持一些電荷，并且因此可以被編程到閾值電壓窗口內的任何閾值電壓水平。閾值電壓窗口的大小由設備的最小和最大閾值水平界定，所述最小和最大閾值水平進而與可以編程到浮柵上的所述一些電荷相對應。閾值窗口通常取決于存儲器設備的特性、操作條件和歷史。原則上，窗口內的每個不同的可分解閾值電壓水平范圍可以用于指定單元的確切存儲器狀態。

非易失性存儲器設備還由具有用于存儲電荷的介電層的存儲器單元制成。使用介電層而不是此前描述的導電浮柵元件。ONO介電層延伸跨過源極擴散與漏極擴散之間的溝道。一個數據位的電荷被定位在與漏極相鄰的介電層中，而另一個數據位的電荷被定位在與源極相鄰的介電層中。通過分別讀取電介質內的空間分離電荷儲存區域的二進制狀態來實施多狀態數據存儲。

許多非易失性存儲器沿著襯底(例如，硅襯底)表面形成為二維(2D)或平面存儲器。其他非易失性存儲器是三維(3D)存儲器，所述3D存儲器單片地形成于具有被布置在襯底上方的有源區域的一個或多個物理存儲器單元級中。

在一些情況下，兩個或更多個裸片連接至公共總線，例如，向和從存儲器控制器發送數據的存儲器總線。存儲器控制器可以管理一個這種存儲器總線或者可以管理兩個或更多個存儲器總線，并且每個存儲器總線可以具有兩個或更多個存儲器裸片。因此，可以根據一起操作的多個裸片建立大型存儲器系統。

發明內容

在一些非易失性存儲器系統中，可以將待存儲的數據并行地寫入連接至公共總線的兩個不同裸片中。可以在每個裸片中寫入相同數據，并且如果在一個裸片中發生編程失敗，則可以忽略失敗并且僅使用成功寫入的副本。如果沒有發生編程失敗，則可以做出關于哪個副本更優選的某項決策。然后，維護優選副本，并且丟棄其他副本。可以通過同時使能兩個芯片來對數據進行并行傳送并且然后并行編程。還可以通過使能這兩個裸片并傳送地址信息來并行地傳送地址信息。如果不同裸片中使用不同物理地址，則可以通過一次使能一個裸片并將裸片指定地址信息傳送至每個裸片來順序地傳送地址信息。