[發明專利]跨分布式存儲器的指針追蹤

有效

• 申請號: 201580062823.X
• 申請日: 2015-11-19
• 公開（公告）號: CN107003944B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: M.A.安德斯;H.考爾;G.K.陳
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/0806
• 分類號: G06F12/0806;G06F12/0893
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張金金;劉春元

1.一種用于執行跨處理器的高速緩存的指針追蹤的處理器，所述處理器用于包括：

至少一個核；

多個高速緩存，其中數據結構要分布在所述多個高速緩存之中；以及

第一路由器，用于：

在要由所述至少一個核的第一核規定的第一存儲器位點處從所述多個高速緩存的第一高速緩存中訪問所述數據結構的第一指針；以及

向要與所述多個高速緩存的第二高速緩存通信的第二路由器發送基于所述第一指針的第二存儲器位點。

2.如權利要求1所述的處理器，其中所述第二高速緩存用于包括在所述第二存儲器位點處的、所述數據結構的第二指針。

3.如權利要求1所述的處理器，其中所述第一核用于從路由器接收所述數據結構的數據字段，所述路由器用于從另一個路由器接收所述數據字段的存儲器位點。

4.如權利要求3所述的處理器，其中用于接收所述數據字段的存儲器位點的所述路由器是第二路由器。

5.如權利要求3所述的處理器，其中用于接收所述數據字段的存儲器位點的所述路由器是第三路由器。

6.如權利要求1所述的處理器，其中所述第一核用于發送所述第一存儲器位點作為請求的部分，所述請求進一步用于包括至少一個偏移。

7.如權利要求6所述的處理器，其中所述第一路由器用于包括加法器，用于將所述至少一個偏移的第一偏移添加到所述第一指針來計算所述第二存儲器位點。

8.如權利要求1所述的處理器，其中所述數據結構用于包括鏈表。

9.如權利要求1所述的處理器，其中所述數據結構用于包括圖表。

10.如權利要求1所述的處理器，其中所述數據結構用于包括樹形結構。

11.如權利要求1所述的處理器，進一步包括至少一個機器可訪問存儲介質，所述至少一個機器可訪問存儲介質上存儲有代碼，所述代碼在機器上執行時促使所述機器促使所述第一路由器用于：

在要由所述至少一個核的第一核規定的第一存儲器位點處從所述多個高速緩存的第一高速緩存中訪問所述數據結構的第一指針；以及

向要與所述多個高速緩存的第二高速緩存通信的第二路由器發送基于所述第一指針的第二存儲器位點。

12.一種用于執行跨各種存儲元件分布的數據結構的指針追蹤的裝置，所述裝置用于包括：

第一指針解引用器，所述第一指針解引用器與多個存儲元件的第一存儲元件關聯，所述第一指針解引用器用于：

接收數據結構的第一節點的一部分的位點，所述數據結構要存儲在所述多個存儲元件之中；

從所述數據結構的第一節點獲得第一指針；

基于所述第一指針確定所述數據結構的第二節點的一部分的位點，所述第二節點要存儲在第二存儲元件中；以及

向第二指針解引用器發送所述數據結構的第二節點的所述部分的位點，所述第二指針解引用器要從所述第二存儲元件訪問所述第二節點的所述部分。

13.如權利要求12所述的裝置，其中所述第一指針解引用器用于從處理器的核接收所述數據結構的第一節點的所述部分的位點。

14.如權利要求12所述的裝置，其中所述第二指針解引用器用于訪問所述數據結構的第二節點的數據字段。

15.如權利要求14所述的裝置，其中所述第二指針解引用器用于向處理器的核發送所述數據結構的第二節點的數據字段。