[發(fā)明專利]用于多模總線的同時(shí)邊緣翻轉(zhuǎn)免疫電路在審
| 申請?zhí)枺?/td> | 201580058527.2 | 申請日: | 2015-10-29 |
| 公開(公告)號: | CN107077448A | 公開(公告)日: | 2017-08-18 |
| 發(fā)明(設(shè)計(jì))人: | R·皮提果-艾倫;J·布萊克 | 申請(專利權(quán))人: | 高通股份有限公司 |
| 主分類號: | G06F13/42 | 分類號: | G06F13/42;G06F13/364;H04L25/49 |
| 代理公司: | 上海專利商標(biāo)事務(wù)所有限公司31100 | 代理人: | 陳小剛,陳煒 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 總線 同時(shí) 邊緣 翻轉(zhuǎn) 免疫 電路 | ||
1.一種設(shè)備,包括:
包括第一線和第二線的共享總線;
耦合到所述共享總線且被配置成根據(jù)第一協(xié)議模式在所述共享總線上操作的第一設(shè)備子集;
耦合到所述共享總線且被配置成根據(jù)第二協(xié)議模式在所述共享總線上操作的第二設(shè)備子集,其中所述第二協(xié)議模式不同于所述第一協(xié)議模式;以及
所述第一設(shè)備子集內(nèi)的第一設(shè)備,所述第一設(shè)備包括接收機(jī)電路,所述接收機(jī)電路被適配成調(diào)整當(dāng)所述第二線處于第一邏輯狀態(tài)時(shí)發(fā)生在所述第一線上的信號轉(zhuǎn)變,使得所述信號轉(zhuǎn)變改為發(fā)生在所述第二線處于與所述第一邏輯狀態(tài)相對的第二邏輯狀態(tài)時(shí),其中所述信號轉(zhuǎn)變只當(dāng)它發(fā)生在自所述第二線上的第二轉(zhuǎn)變的閾值時(shí)間量內(nèi)的情況下才被調(diào)整。
2.如權(quán)利要求1所述的設(shè)備,其特征在于,所述接收機(jī)電路包括組合邏輯電路和適配成在所述第一線上提供第一信號的第一經(jīng)延遲信號和在所述第二線上提供第二信號的第二經(jīng)延遲信號的一個(gè)或多個(gè)線延遲。
3.如權(quán)利要求2所述的設(shè)備,其特征在于,所述第一信號或所述第二信號中的至少一者是由所述第二設(shè)備子集中訪問所述共享總線的一個(gè)或多個(gè)設(shè)備生成的信號。
4.如權(quán)利要求2所述的設(shè)備,其特征在于,所述第一信號或所述第二信號中的至少一者是當(dāng)所述共享總線正根據(jù)所述第二協(xié)議模式操作時(shí)生成的信號。
5.如權(quán)利要求1所述的設(shè)備,其特征在于,如果所述第一線上的信號轉(zhuǎn)變在所述第二線處于所述第二邏輯狀態(tài)時(shí)自所述第二線上的第二轉(zhuǎn)變大于閾值時(shí)間量而發(fā)生,則所述接收機(jī)電路被進(jìn)一步適配成維持在所述第二線處于所述第二邏輯狀態(tài)時(shí)所述第一線上的信號轉(zhuǎn)變。
6.如權(quán)利要求1所述的設(shè)備,其特征在于,當(dāng)所述第二線處于所述第一邏輯狀態(tài)時(shí)所述第一線上的信號轉(zhuǎn)變被解釋為所述第一協(xié)議模式內(nèi)的開始或停止?fàn)顩r,如果該轉(zhuǎn)變自所述第二線上的第二轉(zhuǎn)變大于閾值時(shí)間量而發(fā)生的話。
7.如權(quán)利要求1所述的設(shè)備,其特征在于,在所述第一協(xié)議模式中,所述第一線被用于數(shù)據(jù)傳輸且所述第二線被用于傳送時(shí)鐘信號。
8.如權(quán)利要求1所述的設(shè)備,其特征在于,在所述第二協(xié)議模式中,所述第一線和所述第二線兩者都被用于編碼在碼元內(nèi)的數(shù)據(jù)傳輸,而時(shí)鐘信號被嵌入在碼元到碼元轉(zhuǎn)變中。
9.如權(quán)利要求1所述的設(shè)備,其特征在于,所述第一設(shè)備子集在所述第二協(xié)議模式被用在所述共享總線上時(shí)在所述共享總線上進(jìn)行監(jiān)聽。
10.如權(quán)利要求1所述的設(shè)備,其特征在于,所述第一設(shè)備子集包括兼容I2C的設(shè)備。
11.如權(quán)利要求1所述的設(shè)備,其特征在于,所述第二設(shè)備子集內(nèi)的第二設(shè)備被適配成:
將數(shù)據(jù)比特序列轉(zhuǎn)換成多個(gè)(m個(gè))轉(zhuǎn)變數(shù);
將每一轉(zhuǎn)變數(shù)轉(zhuǎn)換成來自順序數(shù)集合的順序數(shù);
將所述順序數(shù)轉(zhuǎn)換成原始碼元;以及
經(jīng)由多個(gè)差分驅(qū)動器且散布在第一線和第二線上傳送所述原始碼元,其中時(shí)鐘信號被有效地嵌入在所述原始碼元的傳輸中,因?yàn)閺霓D(zhuǎn)變數(shù)至順序數(shù)的所述轉(zhuǎn)換保證沒有兩個(gè)連貫原始碼元是相同的。
12.一種在設(shè)備上操作的方法,包括:
提供包括第一線和第二線的共享總線;
將第一設(shè)備子集耦合到所述共享總線,其中所述第一設(shè)備子集中的各設(shè)備被配置成根據(jù)第一協(xié)議模式在所述共享總線上操作;
將第二設(shè)備子集耦合到所述共享總線,其中所述第二設(shè)備子集中的各設(shè)備被配置成根據(jù)第二協(xié)議模式在所述共享總線上操作,其中所述第二協(xié)議模式不同于所述第一協(xié)議模式;以及
向所述第一設(shè)備子集內(nèi)的第一設(shè)備提供接收機(jī)電路,所述接收機(jī)電路被適配成調(diào)整當(dāng)所述第二線處于第一邏輯狀態(tài)時(shí)發(fā)生在所述第一線上的信號轉(zhuǎn)變,使得所述信號轉(zhuǎn)變改為發(fā)生在所述第二線處于與所述第一邏輯狀態(tài)相對的第二邏輯狀態(tài)時(shí),其中所述信號轉(zhuǎn)變只當(dāng)它發(fā)生在自所述第二線上的第二轉(zhuǎn)變的閾值時(shí)間量內(nèi)的情況下才被調(diào)整。
13.如權(quán)利要求12所述的方法,其特征在于,所述接收機(jī)電路包括組合邏輯電路和適配成在第一線上提供第一信號的第一經(jīng)延遲信號和在第二線上提供第二信號的第二經(jīng)延遲信號的一個(gè)或多個(gè)線延遲。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于高通股份有限公司,未經(jīng)高通股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201580058527.2/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 內(nèi)部總線系統(tǒng)
- 一種應(yīng)用于實(shí)時(shí)數(shù)據(jù)處理的多級總線系統(tǒng)
- 協(xié)議轉(zhuǎn)換裝置
- 基于FPGA的PCI總線控制器及控制方法
- 總線監(jiān)控系統(tǒng)、方法及裝置
- 總線電路以及智能貨架系統(tǒng)
- 用于控制串行數(shù)據(jù)總線系統(tǒng)的方法及總線節(jié)點(diǎn)
- 用于在串行數(shù)據(jù)總線系統(tǒng)中分配地址的方法及總線節(jié)點(diǎn)
- 驗(yàn)證先前分配給總線節(jié)點(diǎn)的地址的正確性的方法
- 用于初始化差分雙線數(shù)據(jù)總線的方法及傳送數(shù)據(jù)的方法





