[發明專利]用于在硅鍺FinFET中形成源極?漏極結的方法和相應的FinFET裝置在審
| 申請號: | 201580050695.7 | 申請日: | 2015-09-17 |
| 公開(公告)號: | CN106796954A | 公開(公告)日: | 2017-05-31 |
| 發明(設計)人: | V·馬赫卡奧特桑;J·J·徐;S·S·宋;M·巴達羅格魯;C·F·耶普 | 申請(專利權)人: | 高通股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/10;H01L21/336 |
| 代理公司: | 上海專利商標事務所有限公司31100 | 代理人: | 李小芳,袁逸 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 finfet 形成 漏極結 方法 相應 裝置 | ||
公開領域
本申請一般涉及晶體管結構,尤其涉及FinFET器件。
背景技術
基于經縮放Si溝道的塊狀(bulk)FinFET器件中的源極-漏極(S/D)摻雜可通過將高度就地摻雜式外延層嵌入到晶體管的凹陷S/D區域中來構建。就地摻雜式外延層根據它們的結構和材料能夠高效地將應變引入到Si溝道中以及將摻雜物引入到S/D結中。所引入的應變和摻雜物的組合能夠提供提高的溝道遷移率、改進的短溝道行為以及減小的寄生S/D電阻。
通過就地摻雜式外延層引入應變可能無法在基于SiGe溝道的FinFET中獲得此類遷移率益處。例如,SiGe溝道即使在沒有任何S/D外延的情況下也具有固有應變。凹陷的源極-漏極可能導致在溝道區中的部分彈性SiGe應變馳豫。然而,SiGe FinFET器件可能仍需要在整個SiGe溝道高度上具有足夠高且共形的結摻雜水平。
概述
以下概述涉及根據一個或多個示例性實施例的某些示例。該概述并不是所有示例性實施例或構想方面的限定性概覽。該概述既非旨在對所有方面進行優先級排序或甚至標識其關鍵元素,亦非旨在限定任何實施例或任何實施例的任何方面的范圍。
所公開的方法能夠例如在塊狀硅(Si)中制造FinFET,并且示例操作可包括在塊狀Si的一部分中形成鰭堆疊,該鰭堆疊可包括鰭基和在該鰭基上的硅鍺(SiGe)制程中鰭,并且進一步操作可包括就地硼摻雜該SiGe制程中鰭的區域。
在一方面,所公開的方法可在就地硼摻雜該SiGe制程中鰭的區域中包括沉積外延層的操作,其被配置成使得該外延層包括硼并且在該SiGe制程中鰭的外表面的至少一部分上形成該外延層、繼之以應用推進式退火。在進一步方面,推進式退火可被配置成使硼從該外延層擴散到該SiGe制程中鰭的該區域中。
在一方面,所公開的方法可包括:形成該鰭堆疊的示例操作被配置成將該SiGe制程中鰭形成為輕度摻雜SiGe制程中鰭。
根據各種示例性實施例的示例裝備可包括塊狀硅,其具有由鰭堆疊分隔開的蝕刻溝槽,該鰭堆疊具有摻雜Si鰭基和在該摻雜Si鰭基上的輕度摻雜制程中SiGe鰭。在一方面,示例裝備可包括外延層,并且該外延層可在該輕度摻雜制程中SiGe鰭的外表面上。在一方面,該外延層可包括SiGeB。在進一步方面,該輕度摻雜制程中SiGe鰭可包括源極區和漏極區,并且該外延層(例如SiGeB外延層)可在該漏極區的外表面和該源極區的外表面上或者可覆蓋它們。
根據其他示例性實施例的示例裝備可包括鰭堆疊,并且該鰭堆疊可包括摻雜Si鰭基和在該摻雜Si鰭基上的具有源極區和漏極區的SiGe鰭。在一方面,示例裝備可包括用于用硼來就地摻雜該源極區并且用硼來就地摻雜該漏極區的裝置。在一方面,用于用硼來就地摻雜該源極區并且用硼來就地摻雜該漏極區的裝置可被配置成接收退火熱量并作為響應來使硼擴散到該漏極區和該源極區中。
根據其他示例性實施例的示例裝置可包括具有Si鰭基和在該摻雜Si鰭基上的SiGe鰭的堆疊,并且該SiGe鰭可包括硼摻雜源極區和硼摻雜漏極區。在一方面,示例裝置可包括外延層,其可在該硼摻雜源極區的外表面或該硼摻雜漏極區的外表面的至少一部分、或這兩者上,并且該外延層可包括SiGeB。
附圖簡要說明
給出附圖以幫助描述本公開的實施例,并且提供這些附圖僅僅是為了解說實施例而非對其進行限制。
圖1A示出了一個示例起始塊狀硅的頂部投影視圖。
圖1B示出了一個示例起始塊狀硅在圖1A切面2-2上的正向橫截面視圖。
圖2是反映在進一步關于一個示例制造過程的操作中在圖1A-1B塊狀硅的表面上沉積示例介電層的正向橫截面視圖。
圖3是反映進一步關于一個示例制造過程的用于在圖2制程中結構的介電層下方形成位于摻雜接地面Si層上方的輕度摻雜Si層的摻雜操作的正向橫截面視圖。
圖4是反映在進一步關于一個示例制造過程的操作中在圖3制程中結構的介電層上沉積氮化物層以及在該氮化物層上沉積硬掩模層的正向橫截面視圖。
圖5是反映在進一步關于一個示例制造過程的操作中在圖4制程中結構的硬掩模層中圖案化供后續蝕刻制程中鰭堆疊的圖案化硬掩模的正向橫截面視圖。
圖6是反映在進一步關于一個示例制造過程的操作中使用圖5中所示地形成的圖案化硬掩模來蝕刻制程中鰭堆疊的正向橫截面視圖。
圖7示出了反映在進一步關于一個示例制造過程的操作中對圖6制程中結構進行硅隔離填充和平坦化的立體視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司,未經高通股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201580050695.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:獨立式硅臺面上的Ⅲ-N族外延器件結構
- 下一篇:半導體裝置
- 同類專利
- 專利分類





