[發明專利]用于具有經級聯RESURF植入部及雙緩沖器的LDMOS裝置的方法及設備

有效

• 申請號: 201580042187.4
• 申請日: 2015-08-07
• 公開（公告）號: CN106663699B
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 蔡軍
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L29/80
• 分類號: H01L29/80
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種LDMOS裝置，其包括：

至少一個漂移區域，其安置于半導體襯底的一部分中且被摻雜成第一導電性類型；

至少一個隔離結構，其位于所述半導體襯底的表面處且定位于所述至少一個漂移區域的一部分內；

D阱區域，其位于所述半導體襯底的另一部分中，被摻雜成第二導電性類型且鄰近所述至少一個漂移區域的一部分而定位，且所述漂移區域與所述D阱區域的相交點形成所述第一導電性類型與所述第二導電性類型之間的結；

柵極結構，其安置于所述半導體襯底的表面上且上覆于溝道區域及所述隔離結構的一部分上，所述柵極結構包含位于所述溝道區域上方的柵極電介質層及上覆于所述柵極電介質上的柵極導體材料；

源極觸點區域，其安置于所述D阱區域的表面上且鄰近所述溝道區域的一側，所述源極觸點區域被摻雜成所述第一導電性類型；

漏極觸點區域，其安置于所述漂移區域的表面上的淺擴散阱中并鄰近所述隔離結構且通過所述隔離結構與所述溝道區域間隔開，所述漏極觸點及所述淺擴散阱被摻雜成所述第一導電性類型；及

雙緩沖器區域，其包含：第一隱埋式層，其位于所述D阱區域及所述漂移區域下面且被摻雜成所述第二導電性類型；及第二高電壓深擴散層，其位于所述第一隱埋式層下面且被摻雜成所述第一導電性類型，及

位于所述D阱區域中的所述第二導電性類型的第一p型擴散區域，所述第一p型擴散區域鄰近所述第一隱埋式層，形成深下部主體擴散部；及位于所述D阱區域中的所述第二導電性類型的第二p型擴散區域，所述第二p型擴散區域鄰近與所述漂移區域的所述結，形成上部主體擴散部。

2.根據權利要求1所述的LDMOS裝置，其中所述第一導電性類型為n型且所述第二導電性類型為p型。

3.根據權利要求1所述的LDMOS裝置，其進一步包括：

所述第一導電性類型的第一resurf擴散區域，其位于所述漂移區域中；及所述第一導電性類型的第二JFET resurf擴散區域，其位于所述漂移區域中，鄰近與所述D阱區域的所述結且在所述第一導電性類型的所述第一resurf擴散區域上面。

4.根據權利要求3所述的LDMOS裝置，其進一步包括靠近所述溝道區域的所述第一導電性類型的第三擴散部。

5.根據權利要求1所述的LDMOS裝置，其進一步包括位于所述源極觸點區域及所述溝道區域中的第三p型擴散區域。

6.根據權利要求1所述的LDMOS裝置，其中所述半導體襯底進一步包含所述第二導電性類型的外延層。

7.根據權利要求6所述的LDMOS裝置，其中所述LDMOS裝置進一步包含第二隱埋式層，所述第二隱埋式層在高電壓深擴散層下面且作為所述第一導電性類型的植入區域而形成于所述半導體襯底中的所述外延層中。

8.根據權利要求7所述的LDMOS裝置，其進一步包括深隔離結構，所述深隔離結構與所述D阱區域間隔開且從所述襯底的所述表面穿過所述第一隱埋式層、所述高電壓深擴散層且穿過所述外延層而延伸且與所述半導體襯底接觸。

9.根據權利要求7所述的LDMOS裝置，其進一步包括深溝槽隔離結構，所述深溝槽隔離結構與所述D阱區域間隔開且從所述襯底的所述表面延伸穿過所述第一隱埋式層及所述高電壓深擴散層且延伸到所述第二隱埋式層中。

10.根據權利要求9所述的LDMOS裝置，其中所述深溝槽隔離結構進一步包含與所述第二隱埋式層物理接觸的所述第一導電性類型的材料。