[實用新型]抗干擾的通訊中繼器

有效

• 申請號: 201521128540.4
• 申請日: 2015-12-30
• 公開（公告）號: CN205356334U
• 公開（公告）日: 2016-06-29
• 發明（設計）人: 白書華;李素玲;楊海東;王濤
• 申請（專利權）人: 南昌理工學院
• 主分類號: H04B3/36
• 分類號: H04B3/36;H04B15/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 何世磊

技術領域

本實用新型涉及信息通訊領域，特別是涉及一種抗干擾的通訊中繼器。

背景技術

隨著信息技術的迅猛發展，信息通訊已逐漸融入人們的日常生活中。通過信息通訊技術能夠把信息處理能力提升百萬甚至千萬倍。信息通訊技術發展的同時也對信息通訊的設備和裝置提出了更高的要求。通訊中繼器作為信息通訊的重要組成部分，能夠在通訊結點之間的通訊距離不夠時，保證信息的正常通訊。

目前的通訊中繼器主要由通訊信號輸入端、中繼端、通訊信號輸出端和電源組成，普遍存在抗干擾能力弱的問題，在有噪聲環境影響下，會大大影響通訊中繼器的信息傳輸能力。

實用新型內容

鑒于上述狀況，有必要提供一種抗干擾的通訊中繼器，保證即使在有噪聲環境影響的情況下，也能維持穩定的信息通訊。

一種抗干擾的通訊中繼器，包括通訊信號輸入組件、中繼組件、通訊信號輸出組件和電源組件，所述通訊信號輸入組件、中繼組件、通訊信號輸出組件串聯組成，所述中繼組件包括CPU、發送中繼單元和接收中繼單元，所述CPU控制所述發送中繼單元和接收中繼單元對信息的發送和接收，所述發送中繼單元設有光電隔離器，所述發送中繼單元和所述接收中繼單元使用RS485收發芯片，所述中繼組件的基帶數據處理由FPGA完成。

上述抗干擾的通訊中繼器，其中，所述RS485收發芯片包括發送控制端和接收控制端。

上述抗干擾的通訊中繼器，其中，所述發送控制端和所述接收控制端短接在一起。

上述抗干擾的通訊中繼器，其中，所述FPGA處理所述中繼組件的基帶數據時使用擴頻技術，擴頻方式為正交碼擴頻。

上述抗干擾的通訊中繼器，其中，所述電源組件為DC24V電源。

本實用新型提出的抗干擾的通訊中繼器，可通過中繼組件發送中繼單元設置的光電隔離器將外部輸入信號中的高頻干擾信號過濾掉，此外，通過使用FPGA處理中繼組件的基帶數據和正交碼擴頻進一步加強了該中繼器的抗干擾能力。

附圖說明

圖1為本實用新型實施例提出的抗干擾的通訊中繼器的外形示意圖。

圖2為本實用新型實施例提出的抗干擾的通訊中繼器的結構示意圖。

圖3為圖2中中繼組件的結構示意圖。

圖4為本實用新型實施例提出的抗干擾的通訊中繼器的電路圖。

具體實施方式

為了便于理解本實用新型，下面將參照相關附圖對本實用新型進行更全面的描述。附圖中給出了本實用新型的首選實施例。但是，本實用新型可以以許多不同的形式來實現，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本實用新型的公開內容更加透徹全面。

需要說明的是，當元件被稱為“固設于”另一個元件，它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。本文所使用的術語“垂直的”、“水平的”、“左”、“右”以及類似的表述只是為了說明的目的。

除非另有定義，本文所使用的所有的技術和科學術語與屬于本實用新型的技術領域的技術人員通常理解的含義相同。本文中在本實用新型的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在于限制本實用新型。本文所使用的術語“及/或”包括一個或多個相關的所列項目的任意的和所有的組合。

請參閱圖1、圖2及圖3，本實用新型實施例提出的抗干擾的通訊中繼器100，包括通訊信號輸入組件110、中繼組件120、通訊信號輸出組件130和電源組件140，該通訊信號輸入組件110、中繼組件120和通訊信號輸出組件130串聯組成，該中繼組件120包括CPU121、發送中繼單元122和接收中繼單元123，該CPU121控制發送中繼單元122和接收中繼單元123對信息的發送和接收，該發送中繼單元122設有光電隔離器1221。

該中繼組件120的發送中繼單元122和接收中繼單元123使用RS485收發芯片。

該RS485收發芯片包括發送控制端和接收控制端。

該發送控制端和所述接收控制端短接在一起。

該中繼組件120的基帶數據處理由FPGA完成。

該FPGA處理中繼組件的基帶數據時使用擴頻技術，擴頻方式為正交碼擴頻，正交Gold碼加擾，物理幀長125us，擴頻增益為8，擾碼長為2048chips。采用同步信道連續導頻方式，導頻符號為全零，每幀2048chips。

該電源組件140為DC24V電源。