[實(shí)用新型]一種復(fù)用的與門或門選擇電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201521032294.2
• 申請(qǐng)日: 2015-12-14
• 公開（公告）號(hào): CN205320059U
• 公開（公告）日: 2016-06-15
• 發(fā)明（設(shè)計(jì)）人: 胡銀肖;曾慶;李瑋
• 申請(qǐng)（專利權(quán)）人: 武漢芯昌科技有限公司
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 朱小兵

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種復(fù)用的與門或門選擇電路，屬于數(shù)字集成電路領(lǐng)域。

背景技術(shù)

與門、或門是數(shù)字集成電路中最常用到的模塊，其中一種常用的表現(xiàn)形式為同輸入的與門或門不同條件下選擇應(yīng)用的情況，例如選擇端選擇使能時(shí)，輸出為兩輸入的邏輯與；選擇端選擇未使能時(shí)，輸出為兩輸入的邏輯或。常見的實(shí)現(xiàn)方式是與門、或門、邏輯選擇電路分別實(shí)現(xiàn)，這樣在運(yùn)算時(shí)，與門與或門都會(huì)進(jìn)行運(yùn)算，運(yùn)算結(jié)果供邏輯選擇電路選擇輸出，運(yùn)算過程重復(fù)，同時(shí)應(yīng)用的晶體管的個(gè)數(shù)很多、關(guān)鍵路徑的延遲也會(huì)特別大。

數(shù)字集成電路中會(huì)多次出現(xiàn)接口復(fù)用的情況，常用到就是通過選擇端口，選擇控制輸入實(shí)現(xiàn)不同的邏輯結(jié)構(gòu)。通常情況下若只追求輸出結(jié)果，會(huì)通過接口復(fù)用的方法，不同的邏輯結(jié)構(gòu)分別實(shí)現(xiàn)，然后通過選擇端使能選擇不同的輸出結(jié)果，這樣勢(shì)必就額外的增加了MOS管的數(shù)量。由于每次只會(huì)選擇一種邏輯結(jié)果輸出，所以另一部分的電路則屬于冗余電路，增加電路功耗，同時(shí)會(huì)增大關(guān)鍵路徑的延遲。

實(shí)用新型內(nèi)容

為解決同輸入端口的與門和或門選擇應(yīng)用時(shí)，采用晶體管的個(gè)數(shù)很多，導(dǎo)致關(guān)鍵路徑上的延遲極大的問題，本實(shí)用新型提供一種復(fù)用的與門或門選擇電路。

本實(shí)用新型為解決上述技術(shù)問題采用以下技術(shù)方案：

本實(shí)用新型提供一種復(fù)用的與門或門選擇電路，包括選擇端電路、MOS管復(fù)用的與門或門電路，其中，

所述選擇端電路為反相器，其輸入端為選擇輸入端口，輸出端為選擇輸出端口；

所述MOS管復(fù)用的與門或門電路包括第一MOS管復(fù)用的與門或門電路、第二MOS管復(fù)用的與門或門電路，其中，

所述第一MOS管復(fù)用的與門或門電路包括第一至第六PMOS晶體管，第一PMOS晶體管和第五PMOS晶體管的柵極分別連接第一輸入端口，第四PMOS晶體管的柵極連接第二輸入端口；第一PMOS晶體管的漏極連接VCC，源極連接第二PMOS晶體管的漏極；第二PMOS晶體管的柵極連接選擇輸出端口，源極連接第一輸出端口；第四PMOS晶體管的漏極連接VCC，源極分別連接第三PMOS晶體管的漏極、第五PMOS晶體管的漏極；第三PMOS晶體管的柵極連接選擇輸出端口，源極連接第一輸出端口；第五PMOS晶體管的源極連接第一輸出端口；第六PMOS晶體管的柵極連接第一輸出端口，漏極連接VCC，源極連接第二輸出端口；

所述第二MOS管復(fù)用的與門或門電路包括第一至第六NMOS晶體管，第一NMOS晶體管和第五NMOS晶體管的柵極分別連接第一輸入端口，第四NMOS晶體管的柵極連接第二輸入端口；第一NMOS晶體管的漏極連接第二NMOS晶體管的源極，源極接地；第二NMOS晶體管的柵極連接選擇輸出端口，漏極連接第一輸出端口；第四NMOS晶體管的漏極分別連接第三NMOS晶體管的源極、第五NMOS晶體管的源極，源極接地；第三NMOS晶體管柵極連接選擇輸出端口，漏極連接第一輸出端口；第五NMOS晶體管的漏極連接第一輸出端口；第六NMOS晶體管的柵極連接第一輸出端口，漏極連接第二輸出端口，源極接地。

作為本實(shí)用新型的進(jìn)一步優(yōu)化方案，所述選擇端電路包括第一選擇端電路、第二選擇端電路，其中，第一選擇端電路包括第七PMOS晶體管，第七PMOS晶體管的柵極連接選擇輸入端口，漏極連接VCC，源極連接選擇輸出端口；第二選擇端電路包括第七NMOS晶體管，第七NMOS晶體管的柵極連接選擇輸入端口，漏極連接選擇輸出端口，源極接地。

作為本實(shí)用新型的進(jìn)一步優(yōu)化方案，所述第一選擇端電路、第二選擇端電路為鏡像結(jié)構(gòu)。

作為本實(shí)用新型的進(jìn)一步優(yōu)化方案，所述第一MOS管復(fù)用的與門或門電路、第二MOS管復(fù)用的與門或門電路為鏡像結(jié)構(gòu)。

作為本實(shí)用新型的進(jìn)一步優(yōu)化方案，所述NMOS晶體管的型號(hào)為FNK2302A。

本實(shí)用新型采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果：本實(shí)用新型一種MOS管復(fù)用的與門或門選擇電路，通過晶體管的復(fù)用結(jié)構(gòu)，可以在一個(gè)電路結(jié)構(gòu)中實(shí)現(xiàn)了同輸入與門和或門的結(jié)構(gòu)設(shè)計(jì)。而且將對(duì)與門和或門輸出結(jié)果進(jìn)行選擇的選擇電路結(jié)構(gòu)轉(zhuǎn)化為了電路中對(duì)晶體管的通斷進(jìn)行選擇的選擇信號(hào)，很大程度上減少了對(duì)晶體管的使用，與此同時(shí)也簡(jiǎn)化了電路的結(jié)構(gòu)；共用到了14個(gè)晶體管，和普通的選擇復(fù)合電路相比晶體管個(gè)數(shù)少了很多。同時(shí)結(jié)構(gòu)的簡(jiǎn)化使得關(guān)鍵路徑上的延遲減小。

附圖說明

圖1是本發(fā)明的電路示意圖。