[發明專利]提高多晶硅柵極刻蝕工藝穩定性的方法

有效

• 申請號: 201310256210.2
• 申請日: 2013-06-25
• 公開（公告）號: CN103354205A
• 公開（公告）日: 2013-10-16
• 發明（設計）人: 唐在峰;方超;任昱;張旭昇
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明涉及半導體制造技術領域，具體涉及一種提高多晶硅柵極刻蝕工藝穩定性的方法。

背景技術

隨著半導體技術的發展，半導體器件的尺寸越來越小，特別是在65nm及以下的工藝中，為了滿足電性的需求，柵氧層變得越來越薄，對多晶硅柵極的刻蝕工藝的要求越來越高。

如圖1-6所示，圖1為常規的多晶硅柵極刻蝕方法的流程示意圖，圖2-6為常規的多晶硅柵極刻蝕方法的各制備步驟所形成的截面結構示意圖，包括：

步驟S11：請參閱圖2，提供一個半導體襯底101，在半導體襯底101上形成柵氧層102；

步驟S12：請參閱圖3，在柵氧層102上生長多晶硅層103；

步驟S13：請參閱圖4，在多晶硅層103上依次形成硬掩膜層104和防反射層105；

步驟S14：請參閱圖5，采用光刻工藝，依次刻蝕防反射層105和硬掩膜層104；

步驟S15：請參閱圖6，以硬掩膜層104為模版，繼續刻蝕，在多晶硅層103中形成多晶硅柵極。

這樣，在刻蝕多晶硅柵極的工藝中，由于多晶硅層103和柵氧層102之間的刻蝕選擇比不夠大，從而在刻蝕多晶硅層103后會造成有源區受損，如圖6中所示的缺陷106，刻穿柵氧層102，刻蝕到半導體襯底101中，從而制約著多晶硅刻蝕工藝窗口的增大，減小了改善多晶硅柵極電性的選擇范圍。

通常，為了提高多晶硅柵極和柵氧層之間的刻蝕選擇比，采用光刻結合膠的灰化處理工藝和硬掩膜修整技術等，這些方法會使得刻蝕后的多晶硅柵極的形貌發生改變，比如變得傾斜，這樣，雖然能夠提高刻蝕選擇比，但是，會對產品的電性產生影響。

發明內容

為了克服上述問題，本發明的目的旨在避免由于多晶硅柵極和柵氧層的刻蝕選擇比不夠大而造成有源區受損的現象，從而進一步提高多晶硅刻蝕工藝穩定性。

本發明一種提高多晶硅柵極刻蝕工藝穩定性的方法，包括：

步驟S01：提供一個半導體襯底，在所述半導體襯底上形成柵氧層；

步驟S02：在所述柵氧層上形成一層氧化層；

步驟S03：在所述氧化層上涂覆一層光刻膠，經刻蝕，將所述多晶硅柵極區域的所述氧化層去除，去除所述光刻膠；

步驟S04：在所述半導體襯底上生長多晶硅層；

步驟S05：經光刻和刻蝕，在所述多晶硅層中形成所述多晶硅柵極。

優選地，所述氧化層的形成方法，包括：

步驟S21：分別測量所述多晶硅層刻蝕速率和所述氧化層刻蝕速率；

步驟S22：設定所述多晶硅層厚度，計算出所述氧化層的厚度，所述計算采用的公式為：d=a/b*c，其中，a為設定多晶硅層厚度，b為多晶硅層刻蝕速率，c為氧化層刻蝕速率，d為氧化層的厚度；

步驟S23：在所述柵氧層上形成所述計算的厚度的所述氧化層。

優選地，所述光刻膠為負性光刻膠。

優選地，所述多晶硅柵極區域位于所述半導體襯底的有源區上方。

優選地，所述氧化層的材料為氧化硅。

優選地，采用化學氣相沉積法形成所述氧化層。

優選地，所述步驟S05中，包括：

步驟S51：在所述多晶硅層上依次形成硬掩膜層和防反射層；

步驟S52：采用光刻工藝，依次刻蝕所述防反射層和硬掩膜層；

步驟S53：以所述硬掩膜層為模版，繼續刻蝕，在所述多晶硅層中形成所述多晶硅柵極。

優選地，所述硬掩膜層的材料為氮化硅。

優選地，所述半導體襯底中含有N型有源區和P型有源區。

優選地，所述半導體襯底中且在所述柵氧層下方包括有淺溝槽隔離結構。

本發明的提高多晶硅柵極刻蝕工藝穩定性的方法，通過在常規的刻蝕工藝基礎上，在生長多晶硅層之前，在柵氧層上再沉積一層氧化層，利用該氧化層來提高柵氧層的厚度，然后采用光刻工藝，去除多晶硅柵極區域的氧化層部分，保留其它部分的氧化層，這樣，在刻蝕多晶硅柵極的過程中，由于增加了一層氧化層，避免了多晶硅柵極和柵氧層的刻蝕選擇比不夠造成的有源區受損的現象；

同時，增加一層氧化層并不能影響到產品對柵氧層的電性要求，不僅克服了刻蝕選擇比不夠大的問題，而且刻蝕后的多晶硅柵極形貌沒有發生改變，從而可以進行更多的多晶硅柵極形貌的調節，提高了刻蝕工藝穩定性和產品的電性能。

附圖說明

圖1為常規的多晶硅柵極刻蝕方法的流程示意圖

圖2-6為常規的多晶硅柵極刻蝕方法的各制備步驟所形成的截面結構示意圖