[實用新型]DSP和FPGA共用FLASH系統有效
| 申請號： | 201520531133.1 | 申請日： | 2015-07-20 |
| 公開（公告）號： | CN204833266U | 公開（公告）日： | 2015-12-02 |
| 發明（設計）人： | 盧業青;裴曉旭;陳坤 | 申請（專利權）人： | 安徽唯嵩光電科技有限公司 |
| 主分類號： | G06F15/167 | 分類號： | G06F15/167 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 233000 安徽省合肥*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | dsp fpga 共用 flash 系統 | ||
【權利要求書】：
1.DSP和FPGA共用FLASH系統，其特征在于，包括DSP、FPGA和FLASH，所述DSP和FLASH之間通過異步總線將DSP與FPGA的I/O口連接起來，所述FPGA與FLASH之間采用直接訪問的方式連接，所述DSP通過程序和SN74AHC1G04芯片控制FLASH的觸發工作模式，所述DSP與FLASH的RP口連接，所述DSP通過DSP_SYSTEM_RESET信號來控制FLASH和FPGA的RESET的時間和動作順序。
2.根據權利要求1所述DSP和FPGA共用FLASH系統，其特征在于,所述DSP和FLASH之間的聯系方式為雙向連接，數據相互傳輸。
3.根據權利要求1所述DSP和FPGA共用FLASH系統，其特征在于,所述DSP和FPGA均無BOOT。
4.根據權利要求1所述DSP和FPGA共用FLASH系統，其特征在于,所述FPGA進行自BOOT,然后FPGA與FLASH建立起地址訪問關系，并計算復位的時長，在規定的BOOT時長后結束。
5.根據權利要求1所述DSP和FPGA共用FLASH系統，其特征在于,所述DSP通過BOOT程序來完成BOOT。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于安徽唯嵩光電科技有限公司，未經安徽唯嵩光電科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201520531133.1/1.html，轉載請聲明來源鉆瓜專利網。
