[實用新型]一種超薄的MOSFET封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201520431392.7
• 申請日: 2015-06-19
• 公開（公告）號: CN204792701U
• 公開（公告）日: 2015-11-18
• 發(fā)明（設(shè)計）人: 曹凱;謝皆雷;吳超;羅立輝
• 申請（專利權(quán)）人: 寧波芯健半導(dǎo)體有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L29/78
• 代理公司: 上海泰能知識產(chǎn)權(quán)代理事務(wù)所 31233
• 代理人: 宋纓;孫健

技術(shù)領(lǐng)域

本實用新型涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種超薄的MOSFET封裝結(jié)構(gòu)。

背景技術(shù)

隨著消費電子輕小化、低功耗以及功能的多樣化趨勢，要求主板上集成的器件越來越多，預(yù)留給器件的空間越來越小，封裝后的芯片必須輕薄短小，從而為設(shè)計者在小型化和高性能之間提供更大的選擇空間。

MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管)是利用電場效應(yīng)來控制半導(dǎo)體的場效應(yīng)晶體管。由于MOSFET具有可實現(xiàn)低功耗電壓控制的特性，近年來被廣泛應(yīng)用在大量電子設(shè)備中，包括電源、汽車電子、計算機和智能手機中等。目前MOSFET封裝主要是TO、SOT、SOP、QFP、QFN等形式，這類封裝都是將芯片包裹在塑封體內(nèi)，塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、短、薄、小方向發(fā)展的要求，而且無法將芯片工作時產(chǎn)生的熱量及時導(dǎo)走或散去，制約了MOSFET性能提升，另外就封裝工藝而言，這類封裝都是基于單顆芯片進行，存在生產(chǎn)效率低、封裝成本高的問題。

MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能和電流的傳導(dǎo)電阻，電流的傳導(dǎo)電阻取決于傳導(dǎo)路徑長短(即與于芯片的厚度密切相關(guān))，散熱性能的好壞又主要取決于封裝形式。針對目前MOSFET存在問題，有人提出采用晶圓級芯片規(guī)模封裝(WLCSP)與硅穿孔TSV相結(jié)合的封裝工藝。垂直MOSFET器件努力通過將漏極置于與源極接點(源極觸點，sourcecontact)的表面相反(opposite)的表面上來實現(xiàn)低的RDS(on)。通過將漏極置于與源極接點相反的表面上，縮短了用于電流的傳導(dǎo)通路(導(dǎo)電路徑，conductionpath)，這使得RDS(on)降低。然而，將漏極和漏極接點置于與放置源極接點的表面相反(并且不同)的表面上，對于這種構(gòu)造，單獨晶圓級芯片規(guī)模封裝(WLCSP)無法實現(xiàn)，必須結(jié)合硅穿孔TSV將源極接點、漏極接點和柵極接點轉(zhuǎn)移到同一個表面上，這種類型的構(gòu)造允許利用在WLCSP的一個表面上的連接于各個晶體管端子(接線端，terminal)的焊球而容易地連接至電路板布線(circuitboardtrace)。但是WLCSP和TSV相結(jié)合的封裝工藝復(fù)雜，良率低，成本很高，封裝的厚度比較厚。

實用新型內(nèi)容

本實用新型所要解決的技術(shù)問題是提供一種超薄的MOSFET封裝結(jié)構(gòu)，使得封裝結(jié)構(gòu)的整體厚度可以降低到很薄，封裝結(jié)構(gòu)的體積比較小，具有非常低的漏源接通電阻優(yōu)異電性能和很好的散熱性能。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：提供一種超薄的MOSFET封裝結(jié)構(gòu)，包括MOSFET晶圓，所述MOSFET晶圓的電極面上設(shè)有導(dǎo)通部分，所述MOSFET晶圓的側(cè)面呈溝槽結(jié)構(gòu)；所述導(dǎo)通部分和溝槽結(jié)構(gòu)的側(cè)壁鋪有導(dǎo)電線路層；所述MOSFET晶圓的電極面上除導(dǎo)通部分外鋪有絕緣保護層；所述導(dǎo)通部分的導(dǎo)電線路層上設(shè)有凸點；所述MOSFET晶圓的背面鋪設(shè)有背面導(dǎo)電層。

所述溝槽結(jié)構(gòu)的深度為15-500μm。

所述凸點為單一結(jié)構(gòu)或多層結(jié)構(gòu)。

所述凸點采用金屬制成或金屬合金制成。

有益效果

由于采用了上述的技術(shù)方案，本實用新型與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點和積極效果：本實用新型的封裝結(jié)構(gòu)工藝簡單，可進行晶圓級加工，效率高，周期短，封裝的整體厚度可以降低到很薄，封裝的體積比較小，具有非常低的漏源接通電阻優(yōu)異電性能和很好的散熱性能。

附圖說明

圖1是本實用新型封裝結(jié)構(gòu)的示意圖；

圖2-圖9是本實用新型中封裝方法的過程示意圖。

具體實施方式

下面結(jié)合具體實施例，進一步闡述本實用新型。應(yīng)理解，這些實施例僅用于說明本實用新型而不用于限制本實用新型的范圍。此外應(yīng)理解，在閱讀了本實用新型講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對本實用新型作各種改動或修改，這些等價形式同樣落于本申請所附權(quán)利要求書所限定的范圍。

本實用新型的實施方式涉及一種超薄的MOSFET封裝結(jié)構(gòu)，如圖1所示，包括MOSFET晶圓100，所述MOSFET晶圓100的電極面上設(shè)有導(dǎo)通部分101，所述MOSFET晶圓100的側(cè)壁呈溝槽結(jié)構(gòu)300；所述導(dǎo)通部分101和溝槽結(jié)構(gòu)300的側(cè)面鋪有導(dǎo)電線路層400；所述MOSFET晶圓100的電極面上除導(dǎo)通部分外鋪有絕緣保護層200和500；所述導(dǎo)通部分101的導(dǎo)電線路層400上設(shè)有凸點600；所述MOSFET晶圓100的背面鋪設(shè)有背面導(dǎo)電層800。