[實(shí)用新型]多島多芯片封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201520340264.1
• 申請(qǐng)日: 2015-05-22
• 公開(kāi)（公告）號(hào): CN204614774U
• 公開(kāi)（公告）日: 2015-09-02
• 發(fā)明（設(shè)計(jì)）人: 朱偉民;雍廣虎;曹元;馬曉輝
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫友達(dá)電子有限公司
• 主分類號(hào): H01L23/495
• 分類號(hào): H01L23/495;H01L23/31
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 王玉雙;李巖

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種多島多芯片封裝結(jié)構(gòu)，特別是涉及采用不在一個(gè)平面上的多個(gè)載片島的多島多芯片封裝結(jié)構(gòu)。

背景技術(shù)

目前，多島多芯片封裝結(jié)構(gòu)都采用在一個(gè)平面上的多個(gè)載片島，其封裝結(jié)構(gòu)請(qǐng)參照?qǐng)D1及圖2。現(xiàn)有技術(shù)的多島多芯片封裝結(jié)構(gòu)包含封裝體11、兩個(gè)載片島12、兩個(gè)芯片13及多個(gè)金屬線14，其中封裝體11還設(shè)置有多個(gè)引腳111，現(xiàn)有技術(shù)中兩個(gè)載片島12均保持于同一平面。如圖1所示兩個(gè)載片島12保持于同一平面且高于封裝體11內(nèi)腔的下表面，這種封裝結(jié)構(gòu)能夠滿足低功耗芯片的要求；如圖2所示兩個(gè)載片島12保持于同一平面且貼合于封裝體11內(nèi)腔的下表面，這種封裝結(jié)構(gòu)能夠滿足低電壓、高功耗芯片的要求。但是由于多島多芯片封裝結(jié)構(gòu)是基于芯片襯底不同電位而設(shè)計(jì)的。當(dāng)多種芯片不同襯底電位相差大于400V時(shí)，又要求芯片處于高功耗散熱時(shí)，圖1和圖2的封裝結(jié)構(gòu)都不能滿足要求。圖1的封裝結(jié)構(gòu)不能很好的散熱。圖2的封裝結(jié)構(gòu)滿足了散熱要求，但兩個(gè)載片島間在某一時(shí)間內(nèi)存在很大的電位差大于400V，會(huì)造成與兩個(gè)載片島相連接的電路印制版銅線間打火。因此急需開(kāi)發(fā)一種克服上述缺陷的多島多芯片封裝結(jié)構(gòu)。

實(shí)用新型內(nèi)容

本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供了一種多島多芯片封裝結(jié)構(gòu)，包含：

一封裝體，其上設(shè)置有多個(gè)引腳；

多個(gè)載片島，設(shè)置于所述封裝體內(nèi)，且所述多個(gè)載片島不在同一平面上；

多個(gè)芯片，分別裝載于所述多個(gè)載片島上，所述多個(gè)芯片電性連接于所述多個(gè)引腳。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)載片島中的至少一個(gè)載片島貼合于所述封裝體內(nèi)腔的下表面，且電性連接于所述多個(gè)引腳中的至少一個(gè)。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)芯片平面設(shè)置于所述多個(gè)載片島的每一載片島。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)芯片堆棧設(shè)置于所述多個(gè)載片島的每一載片島上。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)芯片電性連接于所述多個(gè)載片島。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)芯片之間電性連接。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述封裝體為一塑料封裝體。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)引腳設(shè)置于所述封裝體的一側(cè)邊。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)引腳設(shè)置于所述封裝體對(duì)稱兩側(cè)邊。

上述的多島多芯片封裝結(jié)構(gòu)，其中，所述多個(gè)引腳設(shè)置于所述封裝體四側(cè)邊。

本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)相對(duì)于現(xiàn)有技術(shù)其有益效果在于，將多個(gè)載片島設(shè)置在不同的平面，使相差很大電位的載片島處于貼合于封裝體內(nèi)腔的下表面和不貼合于封裝體內(nèi)腔的下表面狀態(tài)。不貼合于封裝體內(nèi)腔的下表面的載片島通過(guò)金屬線與引出腳連接，從而使多個(gè)載片島相連接的電路印制版銅線拉開(kāi)高電壓間打火的安全距離。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)的多島多芯片封裝結(jié)構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)的多島多芯片封裝結(jié)構(gòu)示意圖；

圖3是本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)示意圖；

圖4是本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)連接示意圖。

其中，附圖標(biāo)記

11、21：封裝體

111、211：引腳

12、22：載片島

13、23：芯片

14、24：金屬線

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型技術(shù)方案進(jìn)行詳細(xì)的描述，以更進(jìn)一步了解本實(shí)用新型的目的、方案及功效，但并非用以限定本實(shí)用新型。以下實(shí)施例中的載片島、芯片及引腳的數(shù)量?jī)H為一實(shí)施方式，本實(shí)用新型并不以此為限。

請(qǐng)參照?qǐng)D3，圖3是本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)示意圖；圖4是本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)連接示意圖。如圖3及圖4所示，本實(shí)用新型的多島多芯片封裝結(jié)構(gòu)包含：一個(gè)封裝體21、兩個(gè)載片島22、兩個(gè)芯片23以及多個(gè)金屬線24；封裝體21為一塑料封裝體，封裝體21對(duì)稱的兩側(cè)分別設(shè)置有多個(gè)引腳211；兩個(gè)載片島22設(shè)置于封裝體21內(nèi)且兩個(gè)載片島22不在一個(gè)平面上；兩個(gè)芯片23分別裝載于兩個(gè)載片島22上，兩個(gè)芯片23分別電性連接于多個(gè)引腳211。其中，兩個(gè)芯片23與多個(gè)引腳211之間、兩個(gè)芯片23之間及兩個(gè)芯片23與兩個(gè)載片島22之間通過(guò)多個(gè)金屬線24連接；兩個(gè)載片島22中的一個(gè)載片島22貼合于封裝體21內(nèi)腔的下表面，且該載片島22通過(guò)金屬線24連接于多個(gè)引腳211中的至少一個(gè)。