[發明專利]基于CPCI總線傳輸的通信設備綜合檢測平臺

有效

• 申請號: 201510974725.5
• 申請日: 2015-12-21
• 公開（公告）號: CN105446258B
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 王玉紅;梅青文;黃祥;王繼迎;周義鋒;韓毅;陳軼乾;白俊;羅豪;潘楊;渠麗新;陶瑾;鮑毅;樊恩;付培培
• 申請（專利權）人: 武漢中元通信股份有限公司
• 主分類號: G05B19/05
• 分類號: G05B19/05
• 代理公司: 武漢智嘉聯合知識產權代理事務所(普通合伙) 42231
• 代理人: 黃君軍

1.一種基于CPCI總線傳輸的通信設備綜合檢測平臺，包括主板控制模塊(1)，音頻測試模塊(2)、射頻/中頻測試模塊(3)、射頻前端模塊(4)、人機交互模塊(5)、CPCI接口模塊(6)、接口組件(7)共7個部分，且主板控制模塊(1)同時與人機交互模塊(5)、CPCI接口模塊(6)、接口組件(7)呈雙向相連；音頻測試模塊(2)同時與CPCI接口模塊(6)、接口組件(7)呈雙向相連；射頻/中頻測試模塊(3)同時與射頻前端模塊(4)、CPCI接口模塊(6)、接口組件(7)呈雙向相連；射頻前端模塊(4)同時與音頻測試模塊(3)、接口組件(7)呈雙向相連；各模塊相結合構成一個整體，其特征是：

a)所述主板控制模塊(1)為模塊化結構，又包括中央處理單元(11)、主板控制單元(12)、橋接芯片(13)、串口轉換芯片(14)、網口芯片(15)，其中：

所述中央處理單元(11)的第0腳至第31腳，依次分別與所述主板控制單元(12)的第128腳至第159腳相連接；所述中央處理單元(11)的第0腳至第31腳，依次分別與所述橋接芯片(13)的第16腳至第47腳相連接；所述中央處理單元(11)的第0腳至第8腳，依次分別與所述串口轉換芯片的第0腳至第7腳相連接；

所述主板控制單元(12)的第0腳至第7腳，依次分別與所述網口芯片(15)的第0腳至第7腳相連接；

b)所述音頻測試模塊(2)為模塊化結構，又包括FPGA大規模現場可編程門陣列(21)、音頻收處理單元(22)、音頻發處理單元(23)、CPCI連接器(24)及橋芯片(25)，其中：

所述FPGA大規模現場可編程門陣列(21)的第128腳至第159腳，依次分別與所述CPCI連接器(24)的第0腳至第31腳相連接；所述FPGA大規模現場可編程門陣列(21)的第0腳至第31腳，依次分別與所述橋芯片(25)的第0腳至第31腳相連接；

c)所述射頻/中頻測試模塊(3)為模塊化結構，又包括FPGA大規模現場可編程門陣列(31)、雙路高速AD/DA芯片(32)、射頻/中頻輸入輸出處理模塊(33)、切換電路(34)、調制解調模塊(35)、中頻處理模塊(36)、I/Q信號輸入電路(37)及高頻晶振(38)和CPCI連接器(39)組成，其中：

所述FPGA大規模現場可編程門陣列(31)的第16腳至第25腳，依次分別與所述雙路高速AD/DA芯片(32)的第0腳至第9腳相連；所述FPGA大規模現場可編程門陣列(31)的第26腳至第35腳，依次分別與所述CPCI連接器(39)的第0腳至第31腳相連；所述FPGA大規模現場可編程門陣列(31)的第0腳至第1腳，依次分別與所述I/Q信號輸入電路(37)的第1腳至第2腳相連；所述FPGA大規模現場可編程門陣列(31)的第85腳，與所述高頻晶振(38)的第3腳相連；所述FPGA大規模現場可編程門陣列(31)的第80腳，與所述調制解調模塊(35)的第1腳相連；

所述AD/DA芯片(32)的第12腳，與所述射頻/中頻輸入輸出處理模塊(33)的第3腳相連接；所述AD/DA芯片(32)的第13腳，與所述中頻處理模塊(36)的第2腳相連接；

所述切換電路(34)的第3腳，與所述射頻/中頻輸入輸出處理模塊(33)的第1腳相連接；所述切換電路(34)的第2腳，與所述射頻處理模塊(36)的第3腳相連接；所述切換電路(34)的第1腳，與所述中頻處理模塊(36)的第3腳相連接；

所述高頻晶振(38)的第3腳，與所述中頻處理模塊(36)的第4腳相連接；所述高頻晶振(38)的第3腳，與所述調制解調模塊(35)的第2腳相連接；

所述射頻/中頻輸入輸出處理模塊(33)的第2腳，與所述接口組件(7)的射頻口相通過射頻線連接；

所述中頻處理模塊(36)的第1腳，與所述接口組件(7)的中頻口通過射頻線相連接；

所述I/Q信號輸入電路(37)的第3腳，與所述接口組件(7)的IQ口通過信號線相連接；

所述CPCI連接器(39)，通過32芯排線與所述CPCI接口模塊相連接。