[發(fā)明專利]半導(dǎo)體集成電路器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201510973927.8
• 申請(qǐng)日: 2006-04-19
• 公開（公告）號(hào): CN105577145B
• 公開（公告）日: 2018-10-02
• 發(fā)明（設(shè)計(jì)）人: 菅野雄介;田中一雄;豐島俊輔;戶羽健夫
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H03K3/356
• 分類號(hào): H03K3/356;H03K19/0185;H01L27/092;H01L27/105
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;呂世磊

本發(fā)明提供一種具有低成本、可在低電壓下高速工作的I/O電路的半導(dǎo)體集成電路器件，在I/O電路中，當(dāng)使I/O電壓vcc(例如3.3V)降低到vcc_18(例如1.8V)時(shí)，引起速度變差的部分是電平轉(zhuǎn)換單元、和用于驅(qū)動(dòng)大型主緩沖器的前置緩沖器部分。著眼于這一情況，通過(guò)對(duì)升電平轉(zhuǎn)換器(LUC)和前置緩沖器(PBF)的電路施加高電壓(電壓vcc)，來(lái)以低成本實(shí)現(xiàn)可在低電壓下高速工作的I/O電路。

本申請(qǐng)是2006年4月19日提交的、申請(qǐng)?zhí)枮椤?00610066681.7”、發(fā)明名稱為“半導(dǎo)體集成電路器件”的中國(guó)發(fā)明專利申請(qǐng)的分案申請(qǐng)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路器件，尤其涉及應(yīng)用于面向便攜設(shè)備的系統(tǒng)LSI或微處理器等半導(dǎo)體集成電路器件有效的技術(shù)。

背景技術(shù)

作為本發(fā)明人研究過(guò)的技術(shù)，例如，在面向便攜設(shè)備的系統(tǒng)LSI或微處理器等半導(dǎo)體集成電路器件方面，有以下技術(shù)。

近年來(lái)，便攜設(shè)備中的I/O(輸入輸出)電壓正日益多樣化。這是因?yàn)椋瑸榱俗非蟾偷南墓β识M(jìn)行低電壓化，同時(shí)為了有效利用現(xiàn)有資源又要使用在現(xiàn)有的高電壓下工作的接口。關(guān)于低電壓化，特別是對(duì)作為通用的存儲(chǔ)元件的隨機(jī)存取存儲(chǔ)器(DRAM)的接口單元的低功率化呼聲變強(qiáng)，正推動(dòng)著低電壓I/O的標(biāo)準(zhǔn)化。例如，在便攜設(shè)備中，SDRAM、DDR-SDRAM等的接口電壓，與作為當(dāng)前行業(yè)標(biāo)準(zhǔn)的3.3V相比，低電壓的1.8V正逐步成為標(biāo)準(zhǔn)。

另一方面，保持現(xiàn)有的接口也很重要。這是由于可拆裝的非易失存儲(chǔ)器(閃存等)等被設(shè)計(jì)成在高電壓(3.3V)下工作，該接口規(guī)格也已在業(yè)界被標(biāo)準(zhǔn)化。可以對(duì)產(chǎn)品世代不同的各種機(jī)種采用這種現(xiàn)有的接口，從而具有由批量生產(chǎn)帶來(lái)的成本降低的優(yōu)點(diǎn)。因此，繼續(xù)使用這種現(xiàn)有的I/O的需求很高。

因此，在考慮了成本和低功率的情況下，使安裝在LSI中的所有I/O電路(輸入輸出電路)的電源單一化(例如，統(tǒng)一成1.8V電壓)，在現(xiàn)階段極為困難。

然而，目前低電壓(1.8V)系的I/O對(duì)高速工作的要求不是很高。由此，可以使以在標(biāo)準(zhǔn)電壓(例如3.3V)下工作為前提的晶體管在低電壓(1.8V)下工作，來(lái)使用1.8V系的I/O。但是，最近的便攜設(shè)備，應(yīng)用的功能豐富，從而高速傳送大量數(shù)據(jù)的必要性逐步提高。由此，即使在低電壓下工作的I/O中對(duì)高速化的要求也很高，今后必然要求1.8V系的I/O的高速化。

[專利文獻(xiàn)1]美國(guó)專利第5969542號(hào)說(shuō)明書

[專利文獻(xiàn)2]日本特開2003-152096號(hào)公報(bào)

發(fā)明內(nèi)容

本發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，上述技術(shù)存在以下課題。

當(dāng)前主流的SoC(System-on-a-Chip)用LSI，以在提供給CPU等的構(gòu)成邏輯電路的晶體管的供給電壓即核心電壓(例如1.2V)、和用于與外部設(shè)備連接的I/O電壓(例如3.3V)下工作為前提，將MISFET的柵極絕緣膜厚度設(shè)計(jì)成2種。在這樣的設(shè)計(jì)上的條件下設(shè)計(jì)1.8V的I/O時(shí)，可以考慮使用上述3.3V用的MISFET使之在1.8V下工作。此時(shí)，由MISFET的飽和電流Ids、與柵極電壓Vg和閾值電壓Vth的差的平方成正比(Ids∝(Vg－Vth)²)這樣的所謂MISFET的電流-電壓關(guān)系可以清楚，對(duì)于在3.3V下工作時(shí)的飽和電流和在1.8V下工作時(shí)的飽和電流，當(dāng)假定Vth＝0.7V時(shí)，產(chǎn)生大約6倍左右的差；當(dāng)換算成延遲時(shí)間(Tpd)時(shí)，由于延遲時(shí)間是電源電壓V和柵極電容C的積除以Ids得到的商(Tpd≒C×V/Ids)，因此，大約延遲3倍左右。因此，使用3.3V用的晶體管在1.8V下高速工作是很困難的。