[發明專利]降低饋通電壓的GOA電路

在審

• 申請號: 201510890334.5
• 申請日: 2015-12-04
• 公開（公告）號: CN105469754A
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 龔強
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G02F1/1345
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

技術領域

本發明涉及顯示技術領域，尤其涉及一種降低饋通電壓的GOA電路。

背景技術

液晶顯示器(LiquidCrystalDisplay，LCD)具有機身薄、省電、無輻射等眾多優點，得到了廣泛的應用。如：液晶電視、移動電話、個人數字助理(PDA)、數字相機、計算機屏幕或筆記本電腦屏幕等，在平板顯示領域中占主導地位。

GOA技術(GateDriveronArray)即陣列基板行驅動技術，是運用液晶顯示面板的原有陣列制程將水平掃描線的驅動電路制作在顯示區周圍的基板上，使之能替代外接集成電路板(IntegratedCircuit，IC)來完成水平掃描線的驅動。GOA技術能減少外接IC的焊接(bonding)工序，有機會提升產能并降低產品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產品。

圖1所示為現有的一種常見的GOA電路，包括級聯的多個GOA單元。設n為正整數，第n級GOA單元包括：第一薄膜晶體管T1，所述第一薄膜晶體管T1的柵極電性連接于正向掃描控制信號U2D，源極電性連接于上一級第n-1級GOA單元的輸出端G(n-1)，漏極電性連接于第三薄膜晶體管T3的源極；第二薄膜晶體管T2，所述第二薄膜晶體管T2的柵極電性連接于反向掃描控制信號D2U，源極電性連接于下一級第n+1級GOA單元的輸出端G(n+1)，漏極電性連接于第三薄膜晶體管T3的源極；第三薄膜晶體管T3，所述第三薄膜晶體管T3的柵極電性連接于第1條時鐘信號CK(1)，漏極電性連接于第四薄膜晶體管T4的柵極；第四薄膜晶體管T4，所述第四薄膜晶體管T4的柵極電性連接于第七薄膜晶體管T7的源極，漏極電性連接于第二節點P(n)，源極電性連接于第1條時鐘信號CK(1)；第五薄膜晶體管T5，所述第五薄膜晶體管T5的柵極電性連接于第1條時鐘信號CK(1)，漏極電性連接于第二節點P(n)，源極電性連接于恒壓高電位VGH；第六薄膜晶體管T6，所述第六薄膜晶體管T6的柵極電性連接于第二節點P(n)，源極電性連接于第七薄膜晶體管T7的漏極，漏極電性連接于恒壓低電位VGL；第七薄膜晶體管T7，所述第七薄膜晶體管T7的柵極電性連接于第2條時鐘信號CK(2)，源極電性連接于第八薄膜晶體管T8的源極；第八薄膜晶體管T8，所述第八薄膜晶體管T8的柵極電性連接于恒壓高電位VGH，漏極電性連接于第一節點Q(n)；第九薄膜晶體管T9，所述第九薄膜晶體管T9的柵極電性連接于第一節點Q(n)，源極電性連接于第2條時鐘信號CK(2)，漏極電性連接于輸出端G(n)；第十薄膜晶體管T10，所述第十薄膜晶體管T10的柵極電性連接于第二節點P(n)，漏極電性連接于輸出端G(n)，源極電性連接于恒壓低電位VGL；第一電容C1，所述第一電容C1的一端電性連接于第一節點Q(n)，另一端電性連接于輸出端G(n)；第二電容C2，所述第二電容C2的一端電性連接于第二節點P(n)，另一端電性連接于恒壓低電位VGL。

進一步地，所述第一薄膜晶體管T1與第二薄膜晶體管T2組成GOA電路的正反向掃描控制單元100；第九薄膜晶體管T9與第一電容C1組成GOA電路的上拉輸出單元200，用于將第二條時鐘信號CK(2)的高電位輸出至輸出端G(n)，所述第二條時鐘信號CK(2)的高電位與恒壓高電位VGH相等；第六、第七、及第八薄膜晶體管T6、T7、T8組成GOA電路的第一節點下拉單元300；第四薄膜晶體管T4、第五薄膜晶體管T5、第十薄膜晶體管T10、及第二電容C2組成GOA電路的下拉輸出單元400，用于使輸出端G(n)輸出與恒壓低電位VGL相等的低電位。結合圖2，上述GOA電路的輸出端G(n)輸出的信號(如圖2中G(1)-G(4)所示)為只有一個下降沿的脈沖信號，即從恒壓高電位VGH直接降低至恒壓低電位VGL。