[發(fā)明專利]一種快速細(xì)步進捷變頻雷達信號產(chǎn)生裝置

在審

• 申請?zhí)枺?/td>: 201510523102.6
• 申請日: 2015-08-24
• 公開（公告）號: CN105137401A
• 公開（公告）日: 2015-12-09
• 發(fā)明（設(shè)計）人: 張文旭;王亞梁;阮帥;陳亞靜
• 申請（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號: G01S7/282
• 分類號: G01S7/282
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種快速細(xì)步進捷變頻雷達信號產(chǎn)生裝置，包括電源(1)、晶振(2)、FPGA平臺(3)、控制單元(4)、數(shù)模轉(zhuǎn)換器(5)以及EPROM(6)，其中電源(1)為系統(tǒng)所需器件提供各種電源輸入，晶振(2)為FPGA平臺(3)提供輸入時鐘參考，控制單元(4)為FPGA平臺(3)提供控制信號輸入，經(jīng)過FPGA平臺(3)輸出的數(shù)字量送到數(shù)模轉(zhuǎn)換器(5)產(chǎn)生裝置所需的模擬信號輸出，EPROM(6)為FPGA平臺(3)提供加載配置程序；

FPGA平臺(3)利用晶振(2)和鎖相環(huán)模塊(31)產(chǎn)生一個足夠高頻率的基準(zhǔn)時鐘，在此基準(zhǔn)時鐘下，通過DDS模塊(32)產(chǎn)生載頻信號，由脈沖信號發(fā)生器(33)生成脈寬可調(diào)的和幅度可調(diào)的脈沖信號，數(shù)據(jù)由控制單元控制輸出，經(jīng)過混頻器(34)將信號調(diào)制在一起，經(jīng)過數(shù)模轉(zhuǎn)換器(5)輸出捷變頻信號；

捷變頻雷達信號通過采用控制單元(12)對DDS模塊(13)進行控制，包括：

步驟1：將晶振輸入的參考時鐘通過鎖相環(huán)倍頻產(chǎn)生基準(zhǔn)時鐘；

步驟2：利用控制單元實現(xiàn)對捷變頻雷達信號類型、通道數(shù)量、脈沖寬度、脈沖重復(fù)周期、載波頻率的模式選擇；

步驟3：將DDS模塊輸出的載波頻率與脈沖信號產(chǎn)生模塊輸出的脈沖信號進行調(diào)制，輸出所設(shè)置類型的捷變頻雷達信號；

所述DDS模塊(13)采用并行方式輸出載頻信號，內(nèi)部相位累加器模塊采用流水線的方式進行相位累加，其中輸出的載頻信號的頻率為：F_out＝f_clk·M/2^N，其中F_out為輸出頻率，f_clk為采樣時鐘，M為頻率控制字，N為相位累加器的位數(shù)，將頻率控制單元進行相應(yīng)模塊的檔位選擇，在頻率控制字前加一個乘法器，一端是相對應(yīng)的檔位選擇，另一端是頻率控制字的輸入設(shè)置端。