[發明專利]一種高精度同步AD采集的CPLD芯片

有效

• 申請號: 201510492830.5
• 申請日: 2015-08-12
• 公開（公告）號: CN105116231B
• 公開（公告）日: 2019-01-11
• 發明（設計）人: 鞠登峰;李忠晶;周興;張偉政;趙英杰
• 申請（專利權）人: 國家電網公司;南京南瑞集團公司;國網河南省電力公司鄭州供電公司;國網山東省電力公司濟南供電公司
• 主分類號: G01R27/26
• 分類號: G01R27/26;G01R19/25
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

1.一種高精度同步AD采集的CPLD芯片，其特征在于，所述CPLD芯片是基于EEPROM工藝，在芯片內部寫入程序后，通過CPLD芯片中寄存器功能模塊、地址譯碼功能模塊、AD接口控制功能模塊和PPS脈沖控制功能模塊實現對分布式采集模塊的AD采樣啟動及數據采集的精確控制；

所述CPLD芯片包括：

所述寄存器功能模塊通過數據總線和控制總線與外部CPU通信，實現控制其他模塊的工作模式；

所述地址譯碼功能模塊通過地址總線連接外部CPU，配合外部CPU完成對其他外部器件和所述寄存器功能模塊的讀寫訪問；

所述AD接口控制功能模塊與外部具有SPI串行接口的外部AD芯片連接，向外部AD芯片發送指令，接收外部AD芯片采樣的數據；

所述PPS脈沖控制功能模塊與外部GPS/BD模塊和AD晶振時鐘連接，實現對AD芯片的啟停和數據采集的精確時序控制。

2.根據權利要求1所述芯片，其特征在于，所述寄存器功能模塊輸出邏輯信號GPS_TRIG到所述PPS脈沖控制功能模塊，當GPS_TRIG＝0時，所述外部AD芯片的采集的開始與停止由所述外部CPU控制，當GPS_TRIG＝1時，所述外部AD芯片的采集的開始與停止由GPS/BD模塊控制。

3.根據權利要求1所述芯片，其特征在于，所述寄存器功能模塊通過邏輯信號線rdFULL與所述AD接口控制功能模塊相連，作為識別所述AD接口控制功能模塊的寄存器是否為滿的標志，rdFULL＝1時，寄存器為滿。

4.根據權利要求1所述芯片，其特征在于，所述地址譯碼功能模塊通過片選信號CS25160與外部存儲器相連；輸出寄存器使能信號RES73360和H25160到所述寄存器功能模塊，作為選擇控制寄存器的信號；輸出邏輯信號CS73360到所述AD接口控制功能模塊，當CS73360＝0時，訪問所述寄存器功能模塊寄存器的低8位，當CS73360＝1時，訪問所述寄存器功能模塊寄存器的高8位。

5.根據權利要求1所述芯片，其特征在于，所述AD接口控制功能模塊通過內部數據總線與所述寄存器功能模塊相連，通過邏輯信號線SOMI、SIMO、SDIFS、SDOFS和SCLK直接與外部AD芯片的SPI串行接口連接，完成外部CPU通過所述寄存器功能模塊向外部AD芯片并行寫入控制指令和讀取SPI傳回的數據。

6.根據權利要求2所述芯片，其特征在于，所述PPS脈沖控制功能模塊接收晶振時鐘的時鐘信號ADCLK_IN，當GPS_TRIG＝0時，由外部CPU控制所述PPS脈沖控制功能模塊向外部AD芯片輸出AD工作時鐘信號ADCLK_OUT；當GPS_TRIG＝1時，由GPS/BD模塊輸出的GPS_PPS脈沖信號控制所述PPS脈沖控制功能模塊向外部AD芯片輸出AD工作時鐘信號ADCLK_OUT，即當GPS_PPS＝0時，無輸出AD工作時鐘信號ADCLK_OUT，當GPS_PPS＝1時，輸出AD工作時鐘信號ADCLK_OUT，此時外部AD芯片立刻啟動采集。

7.根據權利要求2所述芯片，其特征在于，所述GPS/BD模塊用于根據信號覆蓋情況進行選擇接收GPS信號或BD北斗信號，其輸出的GPS_PPS脈沖信號作為硬件控制信號。