[發(fā)明專利]增加分柵快閃存儲器控制柵高度的方法有效

申請?zhí)枺?/td>	201510491168.1	申請日：	2015-08-11
公開（公告）號：	CN105206580B	公開（公告）日：	2018-05-01
發(fā)明（設計）人：	陳宏;曹子貴;王卉;徐濤;魏代龍	申請（專利權）人：	上海華虹宏力半導體制造有限公司
主分類號：	H01L27/11521	分類號：	H01L27/11521;H01L21/28
代理公司：	上海思微知識產(chǎn)權代理事務所(普通合伙)31237	代理人：	屈蘅
地址：	201203 上海市浦東***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	增加分柵快閃存控制高度方法
鉆瓜網(wǎng) 技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種增加分柵快閃存儲器控制柵高度的方法。

背景技術

隨機存儲器(例如DRAM與SRAM)在使用過程中存在掉電后存儲數(shù)據(jù)丟失的問題。

為了克服該問題，人們已經(jīng)設計并開發(fā)了多種快閃存儲器。基于浮柵概念的閃存由于具有較小的單元尺寸和良好的工作性能成為較為通用的快閃存儲器。

快閃存儲器包括兩種基本結構：柵極疊層(stack gate)和分柵(split gate)結構。其中，柵極疊層快閃存儲器包括：依次形成于半導體基片上的隧穿氧化物層、存儲電子的浮置氮化硅層、控制氧化層、和控制電子存儲和釋放的控制柵極多晶硅層，即SONOS結構。分柵快閃存儲器包括：半導體基片，位于半導體基片上的耦合氧化層、浮柵層及浮柵氮化硅層，所述浮柵層中具有溝槽，所述溝槽兩內具有側墻，所述側墻之間具有與所述半導體基片相連的源多晶硅層，所述浮柵的兩側還有控制擦除以及編程的字線。

與柵極疊層存儲器不同的是，分柵快閃存儲器還在浮柵的一側形成作為擦除柵極的多晶硅層(也即字線，字線作為控制柵)，在擦寫性能上，分柵快閃存儲器避免了柵極疊層式存儲器的過度擦寫問題。

然而現(xiàn)有的分柵快閃存儲器存在列穿通串擾失效(PTC，column punch through)的問題。造成該PTC問題的原因是在制備過程中，對源漏極(S/D)進行離子注入(IMP)時，由于字線的凹陷(dimple height)較低，會使IMP注入穿透字線，從而導致PTC問題的產(chǎn)生。

具體的，請參考圖1，圖1為現(xiàn)有技術中字線的形貌示意圖，其中，字線10的表面具有凸起高度H1、凹陷高度H2及拐角高度H3，其中，凹陷高度H2為字線10的最低處，也是最容易被穿透的地方。請參考圖2和圖3，圖2和圖3是現(xiàn)有技術中字線形成過程中的示意圖，在多晶硅11形成后，會對多晶硅11進行刻蝕，從而形成字線10，然而，在刻蝕時，由于多晶硅11上會形成有高壓柵氧化層40，在刻蝕之前會先去除位于多晶硅11表面的高壓柵氧化層40。因為高壓柵氧化層40形成在器件區(qū)(Cell)，且位于多晶硅11頂部的高壓柵氧化層40的厚度比多晶硅11側壁的薄，而且采用的是對兩者刻蝕選擇比較低的氣體或酸液進行多晶硅11的刻蝕，因此，會導致多晶硅11側壁頂部處的高壓柵氧化層40被刻蝕嚴重，無法對多晶硅11的側壁進行保護，從而形成的多晶硅11凹陷高度H2及拐角高度H3較低，后續(xù)容易被穿透，造成PTC問題，此外，側壁底部的高壓柵氧化層40無法被刻蝕干凈，容易形成殘留。

發(fā)明內容

本發(fā)明的目的在于提供一種增加分柵快閃存儲器控制柵高度的方法，能夠增加控制柵的高度，防止離子注入穿透，避免造成PTC的問題。

為了實現(xiàn)上述目的，本發(fā)明提出了一種增加分柵快閃存儲器控制柵高度的方法，包括步驟：

提供基片，所述基片上形成有多晶硅層、高壓柵介質層及圖案化的光阻，所述高壓柵介質層形成在所述多晶硅層表面，所述圖案化的光阻形成在所述高壓柵介質層表面；

刻蝕去除位于多晶硅層頂部及側壁的所述高壓柵介質層；

去除所述圖案化的光阻；

在所述多晶硅層的頂部及側壁形成均勻的介質層；

使用光刻刻蝕所述多晶硅層形成字線。

進一步的，在所述的增加分柵快閃存儲器控制柵高度的方法中，采用灰化工藝在所述多晶硅層的頂部及側壁形成均勻的介質層。

進一步的，在所述的增加分柵快閃存儲器控制柵高度的方法中，所述灰化工藝采用的氣體是氧氣。

進一步的，在所述的增加分柵快閃存儲器控制柵高度的方法中，所述灰化工藝處理時間范圍是20s～100s。

進一步的，在所述的增加分柵快閃存儲器控制柵高度的方法中，所述灰化工藝處理溫度范圍是150攝氏度～350攝氏度。