[發明專利]異步串行數據采集裝置以及異步串行數據采集方法

有效

• 申請號: 201510486514.7
• 申請日: 2015-08-10
• 公開（公告）號: CN105376041B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 清水啟介
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;李洋

本發明提供能夠以簡易的結構抑制串行數據的采集時刻的誤差的異步串行數據采集裝置以及異步串行數據采集方法。包含：計數器(14)，其對輸入時鐘的次數進行計數，上述時鐘對包含起始位的串行數據的采集時刻進行規定；以及變更部(16)，其根據輸入了起始位的時刻的時鐘的遷移，來變更由計數器(14)計數的與起始位對應的計數值的上限值。

技術領域

本發明涉及異步串行數據采集裝置以及異步串行數據采集方法。

背景技術

在異步串行通信中，不存在像傳送時鐘的信號線那樣，用于一直采取串行數據的同步的控制用信號線。因此，在各通信電路內基于通信用的時鐘生成波特率來進行通信。當然，在各信號電路內生成的波特率中產生誤差。波特率的誤差表現為串行數據的采集時刻的誤差。

在以往的異步串行通信中，作為一個例子如圖7所示，在接收電路內生成的波特率的上升沿(被固定化的時刻)處對接收數據進行取樣。而且，各通信電路間的波特率的誤差通過在停止位檢測時對在接收電路內生成的波特率的高電平區間進行調整來修正。

另外，在專利文獻1中，作為為了抑制波特率的誤差的技術公開了對使接收數據同步化的同步時鐘的輸出進行控制的同步電路。在該同步電路中，在檢測時鐘的上升沿和下降沿檢測出接收數據的開始位置，輸出上升沿以及下降沿中接近開始位置的檢測的一方的同步時鐘。

專利文獻1：日本特開2000－216834號公報

在采用了以數十kHz量級的時鐘即低速的時鐘取樣的方式的情況下，作為一個例子如圖9(在圖9所示的例子中，是38.4kHz的時鐘)所示，具有根據輸入起始位的時刻，起始位的檢測最大延遲1個時鐘的量的問題點。

另一方面，在專利文獻1所記載的技術中，由于需要在上升沿動作的電路和在下降沿動作的電路，所以生成波特率的計數器的電路規模倍增。

另外，作為抑制串行數據的采集時刻的誤差的技術，也考慮根據是在時鐘的哪個邊沿檢測出的來動態切換全部的動作時鐘邊沿的取樣方式。但是，在利用作為當前的主流的RTL(Register Transfer Level：寄存器傳輸級)的同步設計(例如，以在時鐘的上升采集數據為前提的設計)、以同步設計為前提的靜態時序分析(STA)中不推薦該方式。況且，需要難易度較高的設計、驗證。

發明內容

本發明是為了解決上述問題點而完成的，目的在于提供能夠以簡易的結構抑制串行數據的采集時刻的誤差的異步串行數據采集裝置以及異步串行數據采集方法。

為了實現上述目的，技術方案1所記載的異步串行數據采集裝置包含：計數器，其對輸入時鐘的次數進行計數，其中上述時鐘對包含起始位的串行數據的采集時刻進行規定；以及變更部，其根據輸入了上述起始位的時刻的上述時鐘的遷移，來變更由上述計數器計數的與上述起始位對應的計數值的上限值。

為了實現上述目的，技術方案5所記載的異步串行數據采集方法包含：對輸入時鐘的次數進行計數，其中上述時鐘對包含起始位的串行數據的采集時刻進行規定；以及根據輸入了上述起始位的時刻的上述時鐘的遷移，來變更與上述起始位對應的計數值的上限值。

根據本發明，得到能夠以簡易的結構抑制串行數據的采集時刻的誤差的效果。

附圖說明

圖1是表示實施方式所涉及的異步串行數據采集裝置的結構的一個例子的框圖。

圖2是表示實施方式所涉及的異步串行數據采集裝置所包含的起始位檢測電路以及檢測時刻辨別電路的結構的一個例子的電路圖。

圖3是表示在實施方式所涉及的異步串行數據采集裝置中在比時鐘的上升沿率先在時鐘的下降沿檢測出起始位的情況下的信號的遷移狀態的一個例子的時序圖。