[發明專利]一種基于協方差矩陣特征分解的抗干擾算法的FPGA實現方法及實現裝置

有效

• 申請號: 201510433748.5
• 申請日: 2015-07-22
• 公開（公告）號: CN105137454B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 秦紅磊;俞立宏;郎榮玲
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G01S19/21
• 分類號: G01S19/21
• 代理公司: 北京永創新實專利事務所11121
• 代理人: 姜榮麗

技術領域

本發明屬于抗干擾技術領域，具體涉及一種基于協方差矩陣特征分解的抗干擾算法的FPGA實現方法及實現裝置。

背景技術

在伊拉克戰爭中，美軍前所未有的大量使用了GPS(Global Positioning System)精確制導技術，而經過GPS技術制導的武器，命中率急劇提高，成為左右戰爭形勢的關鍵因素之一。隨著戰爭的結束，人們對衛星導航的認識逐步加深，經過幾十年的發展，許多國家有了自己的衛星導航系統(包括中國的北斗系統)，這些系統統稱全球導航衛星系統(Global Navigation Satellite System，GNSS)，GNSS在軍用、民用領域都發揮了巨大的優勢，已成為信息體系的重要基礎設施。

由于導航衛星固有的脆弱性，在信號傳播過程中受到復雜的電磁環境影響，以及對接收機的抗干擾研究不夠深入等原因，使得衛星導航系統很容易受到各種有意無意的干擾而影響其精度甚至失去導航定位的能力。因此，研究抗干擾技術，對提高GNSS的抗干擾能力、準確無誤的利用其提供的信息具有重要意義。

目前各類抗干擾技術理論主要針對GNSS接收機，其中基于輸入信號協方差矩陣特征分解的抗干擾技術發展較早、理論成熟，該技術是通過對輸入信號協方差矩陣進行特征分解，分類出相互正交的干擾和噪聲子空間，最后利用干擾空間和噪聲空間的正交性得出最優權值加權到天線陣列實現抗干擾；但是，由于協方差矩陣是復數矩陣，現有的矩陣特征分解理論在復數域并不成立，并且矩陣分解計算量巨大，這些因素是FPGA實現上述抗干擾算法的瓶頸。2009年，申正義等在《均勻圓陣DOA估計的抗干擾預處理》中提出了一種將協方差矩陣由復數域轉換為實數域的方法，從而避免對復數矩陣進行分解，但該方法僅適用于基于譜峰搜索的波達方向(DOA)估計，在基于協方差矩陣特征分解的抗干擾算法中需要求出復數權值，該方法顯然不適合。

發明內容

本發明針對現有技術中提到的基于特征分解的抗干擾算法FPGA實現困難的問題，提出了一種基于協方差矩陣特征分解的抗干擾算法的FPGA實現方法及實現裝置，所述實現方法計算量小，權值更新速度快，有效提高了抗干擾能力。

所述的實現裝置包括在FPGA上設置的數字下變頻(DDC)模塊、通道一致性監測與補償模塊、協方差矩陣計算模塊、協方差矩陣特征分解模塊和加權輸出模塊。

所述的數字下變頻(DDC)模塊將天線陣列輸入的中頻信號轉換為基帶信號。包括：DDS(Direct Digital Synthesizer)產生相互正交的正弦、余弦信號；將輸入的中頻信號分別和正、余弦信號進行混頻，利用低通濾波器對混頻的信號進行濾波，得到基帶信號的同相分量和正交分量。

所述的通道一致性監測與補償模塊，包括：求出N(N為抗干擾天線陣元個數)個通道的瞬時相位和瞬時幅度并做平均；將除第一通道外的其它N-1個通道和第一通道的平均瞬時幅度做除法，平均瞬時相位做減法，求出除第一通道外的其它N-1個通道相對于第一通道的幅度不一致性和相位不一致性；對N個通道下變頻后的基帶信號進行補償。

所述的協方差矩陣計算模塊是計算補償后的信號的協方差矩陣。

所述的協方差矩陣特征分解模塊是對協方差矩陣進行特征分解，求出特征值和特征向量，該模塊運用迭代的方法對協方差矩陣進行分解。包括：初始化、設置當前迭代狀態、進迭代運算、條件判斷。

所述的加權輸出模塊是根據求出的特征向量進行加權得到最優權值w_opt，最終輸出抗干擾之后的信號。加權公式為：y＝w_opt^HX，其中y為輸出，X為補償后的信號組成的矩陣。

本發明具有的優點和積極效果在于：

(1)FPGA可實現性：本發明提出的一種基于協方差矩陣特征分解的抗干擾算法的FPGA實現方法，克服了傳統抗干擾理論在FPGA實現時特征分解模塊計算量巨大，實現困難的問題，通過直接在復數域利用迭代的方法對協方差矩陣進行特征分解，實現抗干擾，FPGA實現簡單，資源占用少。

(2)權值更新速度快：本發明提出的一種基于協方差矩陣特征分解的抗干擾算法的FPGA實現方法，協方差矩陣特征分解模塊在利用迭代的方法進行特征分解，收斂速度較快，對于一個復矩陣迭代開始到結束耗時不到1μs，最優權值由協方差矩陣的特征向量構成，因此最優權值的更新速度也比較快。