[發(fā)明專利]靜態(tài)隨機存取存儲器及其測試方法

在審

• 申請?zhí)枺?/td>: 201510427503.1
• 申請日: 2015-07-20
• 公開（公告）號: CN105609140A
• 公開（公告）日: 2016-05-25
• 發(fā)明（設(shè)計）人: 黃睿夫;黃世煌
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 何青瓦

技術(shù)領(lǐng)域

本發(fā)明涉及固態(tài)存儲器(solid-statememory)，更特別地，涉及不受“寫干 擾”(writedisturb)現(xiàn)象影響的8晶體管(簡稱“8-T”)2/雙端口靜態(tài)隨機存取 存儲器(staticrandomaccessmemory，SRAM)和用于8-T2/雙端口SRAM的測 試方法。

背景技術(shù)

靜態(tài)隨機存取存儲器(SRAM)已成為固態(tài)數(shù)據(jù)存儲(solid-statedatastorage) 的存儲器技術(shù)的一種選擇。SRAM單元“靜態(tài)”存儲內(nèi)容；即只要有電量施加 到存儲器中，則在每個單元中所存儲的數(shù)據(jù)狀態(tài)保持鎖存。這相對于動態(tài)隨機 存取存儲器(dynamicrandomaccessmemory，DRAM)，DRAM中的數(shù)據(jù)必須定 期刷新以得到保留。

半導(dǎo)體技術(shù)中的最新進展已經(jīng)能夠?qū)⒆钚∑骷卣鞒叽?如MOS晶體管柵 極)縮小到亞微米范圍。由于整個芯片的大部分面積被分配給存儲器，因此， 當該小型化技術(shù)應(yīng)用到存儲器陣列時，該小型化特別有利。如今，重要的存儲 器資源能夠作為嵌入式存儲器集成到較大規(guī)模的集成電路中，如微處理器、數(shù) 字信號處理器和“片上系統(tǒng)”集成電路。器件尺寸的這種物理縮放提出了重要 問題，特別是嵌入式SRAM的連接和在SRAM中實現(xiàn)為“獨立的”存儲器集成 電路器件(“stand-alone”memoryintegratedcircuit)。這些問題中的幾個起因于 形成于這些極小特征尺寸的晶體管的電氣特性中漸增的不穩(wěn)定性。在單元至單 元(cell-to-cell)的基礎(chǔ)上，已觀察到該不穩(wěn)定性會增加讀功能失敗和寫功能失 敗的可能性。在這些達到或接近其電路設(shè)計極限的存儲器中對器件不穩(wěn)定性的 敏感度是特別高的。漸增的器件不穩(wěn)定性和集成電路內(nèi)大數(shù)量存儲單元(晶體 管)的結(jié)合導(dǎo)致了1個或多個單元不能按預(yù)期讀或?qū)懙母呖赡苄浴?

例如，傳統(tǒng)的8-T單元在寫數(shù)據(jù)到其它單元期間易受狀態(tài)的意外變化 (unintentionalchange)的影響。更具體地，在寫數(shù)據(jù)到相同行的多個單元期間， 觀察到已選定的行中未被選定的列的SRAM單元(即“半選擇”單元， “half-selected”cells)特別容易受存在于它們的位線上的“干擾”狀況(也稱 為“寫干擾”)的影響。隨著半導(dǎo)體制程按比例縮小，該“干擾”狀況可能會變 得嚴重起來。由于基于March的測試簡單且具有良好的故障覆蓋率，因此March 算法是大多現(xiàn)代存儲器內(nèi)建自測試(Built-In-Self-Test，BIST)中執(zhí)行的主要測 試算法。一般的March算法是基于單端口(single-port)SRAM，然而，并不能 篩選出由于“干擾”狀況失敗的芯片。

鑒于上述情況，如何防止嵌入芯片中的存儲器在“干擾”狀況下失敗，以 及如何篩選出這些可能在“干擾”狀況下失敗的嵌入芯片中的存儲器已經(jīng)成為 本領(lǐng)域的一個重要問題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的之一在于提供一種靜態(tài)隨機存取存儲器及其測試 方法，以解決上述問題。

根據(jù)本發(fā)明的第一方面，公開了一種靜態(tài)隨機存取存儲器。該靜態(tài)隨機存 取存儲器包括存儲單元陣列、行譯碼器、多個字線驅(qū)動器和仲裁器。存儲單元 陣列包括多個存儲單元行，其中，該多個存儲單元行由多個字線分別使能。行 譯碼器用于根據(jù)行地址設(shè)定所述多個存儲單元行中的一個。多個字線驅(qū)動器的 每一個耦接于該行譯碼器和該多個存儲單元行中的一個。仲裁器用于保護相同 字線上的多個存儲單元不被同時訪問。

根據(jù)本發(fā)明的第二方面，公開了一種靜態(tài)隨機存取存儲器的測試方法，其 中，該靜態(tài)隨機存取存儲器包括具有多個存儲單元行的存儲單元陣列，每個存 儲單元行受多個字線中的一個使能，該方法包括：在該多個存儲單元行的第一 存儲單元行的一單元上執(zhí)行第一讀操作；在該第一存儲單元行的另一單元上執(zhí) 行第一寫操作，以將第一數(shù)據(jù)寫入該另一單元；以及在該第一存儲單元行的該 另一單元上執(zhí)行第二讀操作，以獲得讀取結(jié)果并根據(jù)該第一數(shù)據(jù)驗證該讀取結(jié) 果；其中，該第一讀操作的執(zhí)行時間和該第一寫操作的執(zhí)行時間至少彼此重疊。

采用本發(fā)明，當在靜態(tài)隨機存取存儲器上執(zhí)行讀/寫操作時，可以避免由于 “寫干擾”問題引起的錯誤情況。

附圖說明

圖1是根據(jù)本發(fā)明示例實施例說明一種靜態(tài)隨機存取存儲器的方塊圖；