[發明專利]移位寄存器單元及驅動方法、移位寄存器電路及顯示裝置

有效

• 申請號: 201510401027.6
• 申請日: 2015-07-09
• 公開（公告）號: CN104934009B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 馬禹
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

技術領域

本發明涉及顯示器制造領域，尤其涉及一種移位寄存器單元及驅動方法、移位寄存器電路及顯示裝置。

背景技術

近些年來液晶顯示器的發展呈現出了高集成度，低成本的發展趨勢。其中一項非常重要的技術就是GOA(英文全稱：Gate Driver on Array，中文：陣列基板行驅動)的技術量產化的實現。利用GOA技術將柵極開關電路集成在液晶顯示面板的陣列基板上，從而可以省掉柵極驅動集成電路部分，以從材料成本和制作工藝兩方面降低產品成本。這種利用GOA技術集成在陣列基板上的柵極開關電路也稱為GOA電路或移位寄存器電路。

其中，移位寄存器電路包括若干個移位寄存器單元，每一移位寄存器單元對應一條柵線，具體的每一移位寄存器單元的輸出端連接一條柵線；且一移位寄存器單元的輸出端連接下一移位寄存器單元的輸入端。傳統的移位寄存器電路中的每一移位寄存器單元為12TFT(英文全稱：Thin Film Transistor，中文：薄膜場效應晶體管)1Cap(中文：電容)結構，發明人發現該結構中，高溫過程中由于TFT特性可能會發生變化，導致在第1幀開啟之前會出現多行同時輸出的問題。

發明內容

本發明的實施例提供一種移位寄存器單元及驅動方法、移位寄存器電路及顯示裝置，避免了第一幀開啟之前會出現多行同時輸出的問題。

為達到上述目的，本發明的實施例采用如下技術方案：

一方面，提供一種移位寄存器單元，包括：第一輸入單元、第二輸入單元、上拉單元、下拉單元、復位單元、輸出單元和重置單元；

其中，所述第一輸入單元連接第一幀起始信號端和第二節點，用于將所述第一幀起始信號端的信號輸入所述第二節點；

所述第二輸入單元連接第一輸入端、第二時鐘信號端和第一節點，用于在所述第一輸入端和第二時鐘信號端的控制下，將所述第一輸入端的信號輸入所述第一節點；

所述上拉單元連接所述第二時鐘信號端、第三節點和所述第二節點，用于在所述第二時鐘信號端的控制下將所述第二時鐘信號端的電平輸入所述第二節點或第三節點；

所述下拉單元連接所述第二時鐘信號端、所述第一節點、所述第二節點、所述第三節點、第一電平端和輸出端，用于在所述第二時鐘信號端的控制下將所述第一電平端的信號在所述輸出端輸出；在所述第一節點的控制下將所述第一電平端的信號在所述第一節點和所述第二節點輸出；在所述第二節點的控制下將所述第一電平端的信號在所述第一節點和所述輸出端輸出；

所述復位單元連接復位信號端、第一節點、所述輸出端和所述第一電平端，用于在所述復位信號端的控制下將所述第一電平端的信號在所述第一節點和所述輸出端輸出；

所述輸出單元連接所述第一節點、第一時鐘信號端和所述輸出端；用于存儲所述第一節點的電平信號，并在所述第一節點的控制下將所述第一時鐘信號端的信號在所述輸出端輸出；

所述重置單元連接第二幀起始信號端、所述第一電平端和所述輸出端，用于在所述第二幀起始信號端的控制下將所述第一電平端的信號在所述輸出端輸出。

可選的，所述第一輸入單元包括第七晶體管；

所述第七晶體管的柵極連接第一幀起始信號端，所述第七晶體管的第一端連接所述第七晶體管的柵極，所述第七晶體管的第二端連接所述第二節點。

可選的，所述第二輸入單元包括：第一晶體管和第十三晶體管；

所述第一晶體管的柵極連接所述第一輸入端，所述第一晶體管的第一端連接所述第一晶體管的柵極，所述第一晶體管的第二端連接所述第一節點；

所述第十三晶體管的柵極連接所述第二時鐘信號端，所述第十三晶體管的第一端連接所述第一輸入端，所述第十三晶體管的第二端連接所述第一節點。

可選的，所述上拉單元包括：第五晶體管和第九晶體管；

所述第五晶體管的柵極連接所述第三節點，所述第五晶體管的第一端連接所述第二時鐘信號端，所述第五晶體管的第二端連接所述第二節點；

所述第九晶體管的柵極連接所述第二時鐘信號端，所述第九晶體管的第一端連接所述第二時鐘信號端，所述第九晶體管的第二端連接所述第三節點。

可選的，所述下拉單元包括：第六晶體管、第八晶體管、第十晶體管、第十一晶體管和第十二晶體管；

所述第六晶體管的柵極連接所述第一節點，所述第六晶體管的第一端連接所述第二節點，所述第六晶體管的第二端連接所述第一電平端；

所述第八晶體管的柵極連接所述第一節點，所述第八晶體管的第一端連接所述第三節點，所述第八晶體管的第二端連接所述第一電平端；