[發(fā)明專利]接口電路中的輸出電路

有效

• 申請?zhí)枺?/td>: 201510363584.3
• 申請日: 2015-06-26
• 公開（公告）號: CN104935325B
• 公開（公告）日: 2018-02-27
• 發(fā)明（設(shè)計）人: 孔亮;王強(qiáng);戴頡;李耿民;職春星
• 申請（專利權(quán)）人: 燦芯半導(dǎo)體（上海）有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 無錫互維知識產(chǎn)權(quán)代理有限公司32236
• 代理人: 龐聰雅

【技術(shù)領(lǐng)域】

本發(fā)明涉及接口設(shè)計技術(shù)領(lǐng)域，特別涉及一種接口電路中的輸出電路。

【背景技術(shù)】

DDR(Double Data Rate，雙倍數(shù)據(jù)速率)技術(shù)，即在時鐘的上升沿和下降沿都傳送數(shù)據(jù)，能在保持時鐘速率不變的情況下將數(shù)據(jù)傳送速率提高一倍，因此，DDR接口廣泛用于芯片之間的互連，如ASIC(Application Specific Integrated Circuit，專用集成電路)和SDRAM(Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器)之間的接口。

隨著工作速度的提高，現(xiàn)有的很多DDR接口(例如，DDR2/DDR3/LPDDR2/LPDDR3接口等)不但對輸出驅(qū)動電阻的大小有要求，而且對輸出驅(qū)動電阻的線性度也有比較嚴(yán)格的要求，其要求輸出電壓在從0至電源電壓的變化過程始終保持在一定范圍內(nèi)(比如，+/-10％)。

但由于CMOS(Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串聯(lián)電阻做成小單元來改善電阻的線性度，然后通過進(jìn)一步調(diào)整小單元的數(shù)量來達(dá)到所要求的電阻的大小，例如，由CMOS管串聯(lián)電阻作成小電阻單元，小單元根據(jù)工藝、溫度及電壓的變化調(diào)整出一個240歐姆的大電阻單元，大電阻單元根據(jù)實際工作需要配置成34.4，40，48歐姆等不同的輸出驅(qū)動電阻。如此設(shè)置將導(dǎo)致小單元數(shù)量眾多，從而造成CMOS管及電阻所占芯片面積過大，不利于芯片小型化。

此外，根據(jù)設(shè)計要求，接口電路的輸出電路的輸出信號的上升沿和下降沿的速度越快，越有利于減小碼間干擾，提高工作速度。因此，有必要在不付出特別多代價的情況下，提高輸出信號的上升沿和下降沿的速度。

因此，有必要提供一種改進(jìn)的技術(shù)方案來解決上述問題。

【發(fā)明內(nèi)容】

本發(fā)明的目的在于提供一種接口電路中的輸出電路，利用輸出電路中的冗余電路來形成預(yù)加重電路，提高波形上升下降沿速度。

為了解決上述問題，本發(fā)明提供一種接口電路中的輸出電路，其包括：一個或多個連接于電源端和驅(qū)動輸出端之間的輸出驅(qū)動電路，每個輸出驅(qū)動電路包括連接于電源端和驅(qū)動輸出端之間的多個輸出驅(qū)動模塊，每個輸出驅(qū)動模塊包括一個輸出驅(qū)動開關(guān)，每個輸出驅(qū)動開關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動輸出端的第二連接端和控制端；與所述輸出驅(qū)動電路對應(yīng)的一個或多個輸出控制邏輯電路，每個輸出控制邏輯電路包括與各個輸出驅(qū)動模塊對應(yīng)的多個輸出控制邏輯模塊，每個輸出控制邏輯模塊包括輸入單元、脈沖產(chǎn)生單元和選擇單元，外部輸入的輸入控制信號經(jīng)過輸入單元被連接至所述選擇單元的第一輸入端，外部輸入的輸入控制信號經(jīng)過脈沖產(chǎn)生單元被連接至所述選擇單元的第二輸入端，所述脈沖產(chǎn)生單元在所述輸入控制信號翻轉(zhuǎn)時產(chǎn)生并輸出短時脈沖信號，所述選擇單元的輸出端連接至對應(yīng)輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)的控制端，多個外部輸入的使能控制信號中的對應(yīng)一個被連接至所述選擇單元的控制端，在對應(yīng)的外部輸入的使能控制信號為有效時，所述選擇單元選擇其第一輸入端的信號輸出，此時所述選擇單元對應(yīng)的輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)能夠由外部輸入的輸入控制信號所控制，在對應(yīng)的輸入的使能控制信號為無效時，所述選擇單元選擇其第二輸入端的信號輸出，此時所述脈沖產(chǎn)生單元產(chǎn)生的短時脈沖信號經(jīng)過所述選擇單元驅(qū)動對應(yīng)的輸出驅(qū)動開關(guān)短時導(dǎo)通。

進(jìn)一步的，每個輸出驅(qū)動模塊還包括一個電阻，該輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)與該電阻串聯(lián)在電源端和驅(qū)動輸出端之間；或者，每個輸出驅(qū)動電路包括一個電阻，各個輸出驅(qū)動模塊的輸出驅(qū)動開關(guān)并聯(lián)在一起，所述電阻和各個并聯(lián)的輸出驅(qū)動開關(guān)串聯(lián)在電源端和驅(qū)動輸出端之間。

進(jìn)一步的，所述輸出驅(qū)動開關(guān)為PMOS晶體管，PMOS晶體管的源極為所述輸出驅(qū)動開關(guān)的第一連接端，PMOS晶體管的漏極為所述輸出驅(qū)動開關(guān)的第二連接端，PMOS晶體管的柵極為所述輸出驅(qū)動開關(guān)的控制端，所述電源端為輸入電源端；或者所述輸出驅(qū)動開關(guān)為NMOS晶體管，NMOS晶體管的源極為所述輸出驅(qū)動開關(guān)的第一連接端，NMOS晶體管的漏極為所述輸出驅(qū)動開關(guān)的第二連接端，NMOS晶體管的柵極為所述輸出驅(qū)動開關(guān)的控制端，所述電源端為接地端。

與現(xiàn)有技術(shù)相比，本發(fā)明利用輸出驅(qū)動電路中不使用的輸出驅(qū)動開關(guān)的路徑來形成預(yù)加重電路，提高波形上升下降沿速度，利于減小碼間干擾，提高工作速度。

【附圖說明】