[發(fā)明專(zhuān)利]接口電路中的輸出電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201510363584.3
• 申請(qǐng)日: 2015-06-26
• 公開(kāi)（公告）號(hào): CN104935325B
• 公開(kāi)（公告）日: 2018-02-27
• 發(fā)明（設(shè)計(jì)）人: 孔亮;王強(qiáng);戴頡;李耿民;職春星
• 申請(qǐng)（專(zhuān)利權(quán)）人: 燦芯半導(dǎo)體（上海）有限公司
• 主分類(lèi)號(hào): H03K19/0175
• 分類(lèi)號(hào): H03K19/0175
• 代理公司: 無(wú)錫互維知識(shí)產(chǎn)權(quán)代理有限公司32236
• 代理人: 龐聰雅

1.一種接口電路中的輸出電路，其特征在于，其包括：

一個(gè)或多個(gè)連接于電源端和驅(qū)動(dòng)輸出端之間的輸出驅(qū)動(dòng)電路，每個(gè)輸出驅(qū)動(dòng)電路包括連接于電源端和驅(qū)動(dòng)輸出端之間的多個(gè)輸出驅(qū)動(dòng)模塊，每個(gè)輸出驅(qū)動(dòng)模塊包括一個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)，每個(gè)輸出驅(qū)動(dòng)開(kāi)關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動(dòng)輸出端的第二連接端和控制端；

與所述輸出驅(qū)動(dòng)電路對(duì)應(yīng)的一個(gè)或多個(gè)輸出控制邏輯電路，每個(gè)輸出控制邏輯電路包括與各個(gè)輸出驅(qū)動(dòng)模塊對(duì)應(yīng)的多個(gè)輸出控制邏輯模塊，

每個(gè)輸出控制邏輯模塊包括輸入單元、脈沖產(chǎn)生單元和選擇單元，外部輸入的輸入控制信號(hào)經(jīng)過(guò)輸入單元被連接至所述選擇單元的第一輸入端，外部輸入的輸入控制信號(hào)經(jīng)過(guò)脈沖產(chǎn)生單元被連接至所述選擇單元的第二輸入端，所述脈沖產(chǎn)生單元在所述輸入控制信號(hào)翻轉(zhuǎn)時(shí)產(chǎn)生并輸出短時(shí)脈沖信號(hào)，所述選擇單元的輸出端連接至對(duì)應(yīng)輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，多個(gè)外部輸入的使能控制信號(hào)中的對(duì)應(yīng)一個(gè)被連接至所述選擇單元的控制端，

在對(duì)應(yīng)的外部輸入的使能控制信號(hào)為有效時(shí)，所述選擇單元選擇其第一輸入端的信號(hào)輸出，此時(shí)所述選擇單元對(duì)應(yīng)的輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)能夠由外部輸入的輸入控制信號(hào)所控制，在對(duì)應(yīng)的輸入的使能控制信號(hào)為無(wú)效時(shí)，所述選擇單元選擇其第二輸入端的信號(hào)輸出，此時(shí)所述脈沖產(chǎn)生單元產(chǎn)生的短時(shí)脈沖信號(hào)經(jīng)過(guò)所述選擇單元驅(qū)動(dòng)對(duì)應(yīng)的輸出驅(qū)動(dòng)開(kāi)關(guān)短時(shí)導(dǎo)通。

2.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

每個(gè)輸出驅(qū)動(dòng)模塊還包括一個(gè)電阻，該輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)與該電阻串聯(lián)在電源端和驅(qū)動(dòng)輸出端之間；或者

每個(gè)輸出驅(qū)動(dòng)電路包括一個(gè)電阻，各個(gè)輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)并聯(lián)在一起，所述電阻和各個(gè)并聯(lián)的輸出驅(qū)動(dòng)開(kāi)關(guān)串聯(lián)在電源端和驅(qū)動(dòng)輸出端之間。

3.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

所述輸出驅(qū)動(dòng)開(kāi)關(guān)為PMOS晶體管，PMOS晶體管的源極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第一連接端，PMOS晶體管的漏極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第二連接端，PMOS晶體管的柵極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，所述電源端為輸入電源端；或者

所述輸出驅(qū)動(dòng)開(kāi)關(guān)為NMOS晶體管，NMOS晶體管的源極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第一連接端，NMOS晶體管的漏極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的第二連接端，NMOS晶體管的柵極為所述輸出驅(qū)動(dòng)開(kāi)關(guān)的控制端，所述電源端為接地端。

4.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

通過(guò)控制所述外部輸入的使能控制信號(hào)，使得所述輸出驅(qū)動(dòng)電路整體上的電阻值為預(yù)定電阻值，所述預(yù)定電阻值為240歐姆。

5.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

所述脈沖產(chǎn)生單元在所述輸入控制信號(hào)從第一邏輯電平跳變?yōu)榈诙壿嬰娖綍r(shí)，才產(chǎn)生并輸出短時(shí)脈沖信號(hào)，

在對(duì)應(yīng)的外部輸入的使能控制信號(hào)為有效時(shí)，所述輸入控制信號(hào)為第二邏輯電平時(shí)，所述輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)導(dǎo)通，所述輸入控制信號(hào)為第一邏輯電平時(shí)，所述輸出驅(qū)動(dòng)模塊的輸出驅(qū)動(dòng)開(kāi)關(guān)截止。

6.根據(jù)權(quán)利要求5所述的接口電路中的輸出電路，其特征在于，

所述脈沖產(chǎn)生單元包括延遲單元、異或邏輯單元和與門(mén)，所述延遲單元的輸入端與脈沖產(chǎn)生單元的輸入端相連，所述延遲單元的輸出端與異或邏輯單元的一個(gè)輸入端相連，所述異或邏輯單元的另一個(gè)輸入端與所述脈沖產(chǎn)生單元的輸入端相連，所述異或邏輯單元的輸出端與所述與門(mén)的一個(gè)輸入端相連，所述與門(mén)的另一個(gè)輸入端與所述脈沖產(chǎn)生單元的輸入端相連，所述與門(mén)的輸出端與所述脈沖產(chǎn)生單元的輸出端相連，

第一邏輯電平為低電平，第二邏輯電平為高電平。

7.根據(jù)權(quán)利要求6所述的接口電路中的輸出電路，其特征在于，所述輸入單元包括兩個(gè)級(jí)聯(lián)的緩沖器，第一個(gè)緩沖器的輸入端接收外部輸入的輸入控制信號(hào)，第二個(gè)緩沖器的輸出端連接選擇單元的第一輸入端，

第一個(gè)緩沖器的輸出端與所述脈沖產(chǎn)生單元的輸入端相連。