[發明專利]一種混合晶向無結CMOS結構

有效

• 申請號: 201510276547.9
• 申請日: 2015-05-27
• 公開（公告）號: CN104952871B
• 公開（公告）日: 2018-04-06
• 發明（設計）人: 顧經綸
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,陳慧弘

技術領域

本發明屬于半導體集成電路制造設備領域，涉及一種混合晶向無結CMOS結構。

背景技術

從第一個晶體管發明到超大規模集成電路的廣泛應用，摩爾定律指導著微電子工業的發展速度。但隨著器件關鍵尺寸的不斷縮小至65nm甚至22nm以下，進一步縮小器件關鍵尺寸以提高性能變得越來越困難，這給集成電路制造工藝帶來極大挑戰。目前還沒有新的器件在兼容現有主流硅工藝的情況下代替硅CMOS。此外，現有的CMOS電路還受到遷移率不匹配的限制。在硅材料中，空穴遷移率只有電子遷移率的1/3左右，為了使NMOS和PMOS的驅動電流一致，必須增大PMOS器件的寬長比，這會使電路的速度和集成度都受到影響，降低了電路性能。為了解決這個問題，一個有效的辦法是改善溝道材料的導電性，提高空穴和電子的遷移率，增強驅動電流，提高電路性能。

混合晶向技術(hybrid crystal orientation technology，HOT)工藝最初由IBM IEDM2003提出，它針對n-MOSFET和p-MOSFET采用不同晶面Si襯底，可以有效增大空穴遷移率，從而改善CMOS性能。目前，基于混合晶向技術開發CMOS電路的研究有一些報道。具體來說，2003年，IBM的Yang等人創造性地提出了基于SOI的混合晶向技術，通過優化襯底和溝道的表面晶向來提升載流子的遷移率，從而可以提升器件性能。M.Yang等人提出的混合晶向技術是一種基于SOI的技術，在同一晶片上，可以分別在(100)晶面區域制備n-MOSFET和(110)晶面區域制備p-MOSFET。在該技術中，采用相關工藝將(110)單晶硅層轉移到(100)單晶硅片上，或者將(100)單晶硅層轉移到(110)單晶硅片上，制備出頂層硅與襯底晶向不同的全局化混合晶向SOI襯底。(100)晶面上nMOSFET的電子遷移率較高，(110)晶面上的空穴遷移率較高。

Juctionless MOSFET的結構首次由J.-P.Colinge等人2010年發表在Nature Nanotechnology上的文章“Nanowire transistors without junctions”所報道。以往所有的MOSFET都是靠著引入的雜質原子所形成的結工作的。當關鍵尺寸下降到10nm左右時，為了抑制短溝道效應，非常高的摻雜濃度梯度變得十分必要。由于雜質擴散過程中的物理定律的限制，在工藝上制造出如此高的摻雜濃度梯度十分困難。這種無結的器件不需要制作濃度梯度非常大的PN結，不使用昂貴的快速熱退火，所以該結構大大減小了工藝制造的復雜度和成本。該結構的器件有CMOS的全部功能，并且亞閾值擺幅接近理想值，有著非常低的泄漏電流，并且在柵壓和溫度升高時遷移率退化比通常的MOSFET小很多。Junctionless MOSFET工作原理的詳細情況可以參看J.-P.Coling等人2010年發表在Nature Nanotechnology上的文章“Nanowire transistors without junctions”。簡要地說，它導電的原理在于利用柵極電壓對溝道載流子濃度的調制，關閉器件的時候耗盡柵下體硅中的電子。其電流在體硅的內部通過，避免了傳統MOSFET導通電流的表面反型模式，避免了界面散射導致的遷移率退化。Junctionless MOSFET制造工藝的關鍵在于制造出非常小的器件寬度和厚度以便在關態時柵極電壓能夠耗盡體硅中的載流子。

Junctionless MOSFET面臨著載流子遷移率過小的困境：根據文獻“Nanowire transistors without junctions”的報導，N型Junctionless MOSFET的電子遷移率為100cm2V-1S-1，P型Junctionless MOSFET的空穴遷移率為40cm2V-1S-1，此時硅中的雜質濃度為1e19到1e20/cm3。這對于普通長溝的MOSFET來說是相當小的。當然，這種較小的遷移率也普遍表現在短溝如40nm技術節點的MOSFET中。

綜上所述，本領域技術人員亟需提供一種混合晶向無結CMOS結構，將混合晶向技術應用于無結CMOS結構，以解決無結CMOS結構的空穴和電子遷移率小的問題，提高無結CMOS結構的芯片的集成度、速度和性能。

發明內容

本發明所要解決的技術問題是提供一種混合晶向無結CMOS結構，將混合晶向技術應用于無結CMOS結構，以解決無結CMOS結構的空穴和電子遷移率小的問題，提高無結CMOS結構的芯片的集成度、速度和性能。