[發明專利]半導體元件及其制作方法

有效

• 申請號: 201510260892.3
• 申請日: 2015-05-21
• 公開（公告）號: CN104900691B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 簡郁芩;詹景琳
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331;H01L29/861;H01L21/329
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 宋焰琴

技術領域

本發明涉及半導體元件及其制作方法，特別是涉及具有埋藏區(buried region)的半導體元件及其制作方法。

背景技術

超高壓(Ultra-high voltage，Ultra-HV)半導體元件已廣泛使用于顯示元件、便攜式元件以及許多其他應用之中。超高壓半導體元件的設計目標包括較高的崩潰電壓和較低的特征導通電阻(specific on-resistance)。然而，超高壓半導體元件的特征導通電阻受限于元件N型漸層擴散區(n-grade region)和P型頂部反射(p-top rejection)之間的交互作用。

發明內容

根據本說明書的一實施例，一種半導體元件包括具有第一電性的一基材、具有第二電性并形成于基材之中的一高壓阱區、形成于高壓阱區中的一漂移區、形成于高壓阱區中且與漂移區隔離的一漏極，以及具有第一電性且形成在高壓阱區中，且位于漂移區和漏極之間的一埋藏區。

根據本說明書的另一實施例，提供一種半導體元件的制作方法，此方法包括：提供具有第一電性的基材；在基材之中形成具有第二電性的一高壓阱區、在高壓阱區中形成一漂移區、在高壓阱區中形成一漏極使其與漂移區隔離，以及在高壓阱區中形成具有第一電性的一埋藏區，使其位于漂移區和漏極之間。

所附附圖包含于說明書中，并構成說明書內容的一部分，用來描會所揭露的實施例，并且和相關文字說明一起用來解釋并描述該實施例的詳細技術內容。

附圖說明

圖1為根據本發明的一實施例所繪示的超高壓半導體元件的結構剖面示意圖；

圖2A至圖2M為根據本發明的一實施例所繪示的制作圖1的超高壓半導體元件的一系列工藝結構剖面示意圖；

圖3為繪示圖1所示的元件以及作為比較例的另一元件的漏極特性曲線圖；

圖4為繪示圖1所示的元件以及作為比較例的另一元件的漏極特性曲線圖；

圖5為根據本發明的一實施例所繪示的元件部分結構剖面放大圖；

圖6為根據本發明的一實施例所繪示的絕緣柵雙極型晶體管(Insulated-Gate Bipolar Transistor，IGBT)的結構剖面示意圖；以及

圖7為根據本發明的一實施例所繪示的超高壓二極管的結構剖面示意圖。

【符號說明】

10：超高壓半導體元件60：絕緣柵雙極型晶體管

70：超高壓二極管100：基材

110：高壓N型阱區115：第一P型阱區

116：第二P型阱區120：漂移區

125：P型頂部區130：N型漸層擴散區

135：摻雜區 140：絕緣層

141：第一場氧化物部分 142：第二場氧化物部分

143：第三場氧化物部分 144：第四場氧化物部分

150：柵氧化層 155：柵極層

160：間隙壁 165：第一N+區

166：第二N+區 170：第一P+區

171：第二P+區 180：層間介電層

190：接觸層 191：第一接觸部分

192：第二接觸部分 193：第三接觸部分

194：第四接觸部分 200：基材

210：高壓N型阱區215：第一P型阱區

216：第二P型阱區220：漂移區

225’：P型頂部區 230’：N型漸層擴散區

235’：摻雜區240：場氧化物層

241：第一場氧化物部分 242：第二場氧化物部分

243：第三場氧化物部分 244：第四場氧化物部分

250：柵氧化層 255：柵極層

260：間隙壁 265：第一N+區

266：第二N+區 270：第一P+區

271：第二P+區 280：層間介電層

281：第一開口 282：第二開口

283：第三開口 284：第四開口

285：第五開口 290：接觸層

291：第一接觸部分 292：第二接觸部分

293：第三接觸部分 294：第四接觸部分

310：橫坐標 320：縱坐標

330：曲線 340：曲線

410：橫坐標 420：縱坐標

430：曲線 440：曲線

665：P+區 700：接觸層