[發明專利]半導體器件及其制造方法

有效

• 申請號: 201510242230.3
• 申請日: 2015-05-13
• 公開（公告）號: CN105633159B
• 公開（公告）日: 2019-05-31
• 發明（設計）人: 鐘匯才
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L27/12;H01L21/84
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

提供了一種半導體器件及其制造方法。一示例半導體器件可以包括：襯底；在襯底上形成的鰭，其中，在鰭的至少一側，鰭的底部相對于上部突出；以及與鰭相交的柵極。

技術領域

本申請涉及半導體領域，更具體地，涉及一種包括鰭的半導體器件及其制造方法。

背景技術

隨著半導體器件的集成密度日益提高，FinFET(鰭式場效應晶體管)由于其良好的電學性能、可擴展性以及與常規制造工藝的兼容性而倍受關注。圖1中示出了示例FinFET的透視圖。如圖1所示，該FinFET包括：襯底101；在襯底101上形成的鰭102；與鰭102相交的柵電極103，柵電極103與鰭102之間設有柵介質層104；以及隔離層105。在該FinFET中，在柵電極103的控制下，可以在鰭102中具體地在鰭102的三個側壁(圖中左、右側壁以及頂壁)中產生導電溝道，如圖1中箭頭所示。也即，鰭102位于柵電極103之下的部分充當溝道區，源區、漏區則分別位于溝道區兩側。

在圖1的示例中，FinFET由于在鰭102的三個側壁上均能產生溝道，從而也稱作3柵FinFET。另外，也可通過在鰭102的頂壁與柵電極103之間設置高厚度電介質層(例如氮化物)來形成2柵FinFET，此時在鰭102的頂壁上不會產生溝道。

隨著器件的不斷小型化，鰭的尺寸越來越小。例如，在22nm節點技術中，鰭的寬度可以為約10-30nm。如此小的鰭在制造過程中非常容易坍塌，特別是在SOI(絕緣體上半導體)晶片上形成尺寸越來越小的鰭時。此外，鰭之間的襯底材料被浪費掉了。

發明內容

本公開的目的至少部分地在于提供一種半導體器件及其制造方法，以至少部分地克服現有技術中的上述困難。

根據本公開的一個方面，提供了一種半導體器件，包括：襯底；在襯底上形成的鰭，其中，在鰭的至少一側，鰭的底部相對于上部突出；以及與鰭相交的柵極。

根據本公開的另一方面，提供了一種制造半導體器件的方法，包括：在襯底上形成鰭，使得在鰭的至少一側，鰭的底部相對于上部突出；以及形成與鰭相交的柵極。

根據本公開的實施例，鰭的底部相對于上部可以增大，從而可以有效支撐鰭，使其不易倒塌。這種增大的底部還可以避免由于刻蝕而造成的凹坑(divot)。此外，鰭的上部(即，鰭的主體部)與柵極相配合，可以形成鰭式器件；而增大的底部與柵極相配合，可以形成平面型器件。因此，這種鰭式器件和平面型器件的組合可以提供改善的電流驅動能力。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1示出根據現有技術的示例FinFET；

圖2-9是示出了根據本公開實施例的制造半導體器件的流程中多個階段的示意截面圖。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。

在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調轉朝向時，該層/元件可以位于該另一層/元件“下”。