[發(fā)明專利]半導體結構及其制造方法有效
| 申請?zhí)枺?/td> | 201510096437.4 | 申請日： | 2015-03-04 |
| 公開（公告）號： | CN105047627B | 公開（公告）日： | 2018-03-09 |
| 發(fā)明（設計）人： | 亞歷克斯·卡爾尼茨基;段孝勤;黃士芬;鄭新立;徐英杰 | 申請（專利權）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | H01L23/48 | 分類號： | H01L23/48;H01L21/768 |
| 代理公司： | 北京德恒律治知識產權代理有限公司11409 | 代理人： | 章社杲,李偉 |
| 地址： | 中國臺*** | 國省代碼： | 臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 結構 及其 制造 方法 | ||
1.一種制造半導體結構的方法，包括：
從晶圓襯底的頂面形成深溝槽以在所述晶圓襯底中限定導電區(qū)；
用摻雜劑摻雜所述導電區(qū)；
用絕緣材料填充所述深溝槽以形成深溝槽絕緣體；以及
從所述晶圓襯底的底面減薄所述晶圓襯底以暴露所述深溝槽絕緣體并且隔離所述導電區(qū)，從而形成導電柱。
2.根據權利要求1所述的方法，還包括：
用選自由磷、砷、硼、鋁、鎵和它們的組合組成的組中的所述摻雜劑摻雜所述導電區(qū)。
3.根據權利要求1所述的方法，在形成所述深溝槽絕緣體之后，還包括：
在所述晶圓襯底的所述頂面上形成多個半導體器件。
4.根據權利要求1所述的方法，還包括：
在所述晶圓襯底的所述頂面上方沉積頂部層間介電層；以及
在所述頂部層間介電層中形成多個頂部接觸通孔，并且在所述頂部層間介電層上方形成頂部金屬層，其中，所述頂部接觸通孔和所述頂部金屬層電連接至所述導電柱。
5.根據權利要求4所述的方法，還包括：
在所述晶圓襯底的所述底面上方沉積底部層間介電層；以及
在所述底部層間介電層中形成多個底部接觸通孔，并且在所述底部層間介電層上方形成底部金屬層，其中，所述底部接觸通孔和所述底部金屬層電連接至所述導電柱。
6.根據權利要求1所述的方法，其中，所述晶圓襯底是輕摻雜晶圓襯底或具有外延層的重摻雜晶圓襯底。
7.根據權利要求2所述的方法，其中，用所述摻雜劑摻雜所述導電區(qū)包括擴散或離子注入。
8.一種制造半導體結構的方法，包括：
通過從晶圓襯底的頂面形成深溝槽，在所述晶圓襯底中限定導電區(qū)；
通過用絕緣材料填充所述深溝槽而形成深溝槽絕緣體；
用摻雜劑摻雜所述導電區(qū)；
在所述晶圓襯底的所述頂面上形成多個半導體器件；
在所述晶圓襯底的整個頂面上方沉積頂部層間介電層；
在所述頂部層間介電層中形成多個頂部接觸通孔，并且在所述頂部層間介電層上方形成頂部金屬層，其中，所述頂部接觸通孔和所述頂部金屬層電連接至所述導電區(qū)；
從所述晶圓襯底的底面減薄所述晶圓襯底以暴露所述深溝槽絕緣體并且隔離所述導電區(qū)，從而形成導電柱；
在所述晶圓襯底的所述底面上方沉積底部層間介電層；以及
在所述底部層間介電層中形成多個底部接觸通孔，并且在所述底部層間介電層上方形成底部金屬層，其中，所述底部接觸通孔和所述底部金屬層電連接至所述導電柱。
9.根據權利要求8所述的方法，還包括：
在所述頂部金屬層上方沉積保護層。
10.根據權利要求8所述的方法，其中，用摻雜劑摻雜所述導電區(qū)使用POCl3擴散或離子注入。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司，未經臺灣積體電路制造股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201510096437.4/1.html，轉載請聲明來源鉆瓜專利網。
