[發明專利]一種P柱區階梯摻雜的二維類SJ/RESURF LDMOS器件及其制造方法

在審

• 申請號: 201510095284.1
• 申請日: 2015-03-03
• 公開（公告）號: CN104701381A
• 公開（公告）日: 2015-06-10
• 發明（設計）人: 俞露露;成建兵;劉雪松;袁晴雯
• 申請（專利權）人: 南京郵電大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/41;H01L21/28
• 代理公司: 南京知識律師事務所 32207
• 代理人: 汪旭東

技術領域

本發明屬于電子技術領域，特別涉及具有P柱區階梯摻雜的二維類SJ/RESURF?LDMOS半導體功率器件。

背景技術

LDMOS器件作為多子器件，由于具有良好的關斷特性、高的輸入阻抗、易于大規模集成電路兼容等優點，在許多領域取代傳統的雙極器件得到廣泛的應用。對于LDMOS優化設計的最重要的目的就是在獲得最大擊穿電壓的同時導通電阻盡可能小。由于此類多子器件導電層摻雜濃度和導電層厚度的乘積等于一常量，因此這兩個參數往往是相互矛盾的，高的擊穿電壓必然帶來高的導通電阻。然而，獲得理想的擊穿電壓和比導通電阻性能的折中關鍵在于漂移區的優化設計。目前，國內外學者針對漂移區的優化提出了多種新結構，如RESURF?LDMOS,SOI?LDMOS,SJ-LDMOS等。

發明內容

本發明提供了一種解決上述問題的方案，提出了一種可以提高器件耐壓卻不增加導通電阻的具有P柱區階梯摻雜的二維類SJ/RESURF?LDMOS器件，與三維SJ/RESURF?LDMOS器件相比，簡化了工藝流程，降低了生產成本。

為解決上述技術問題，本發明提供了一種具有P柱區階梯摻雜的二維類SJ/RESURF?LDMOS器件，包括：包括襯底；襯底之上有阱；襯底之上的一側是低摻雜N^-型外延區、該N^-型外延區內有作為器件漏極的重摻雜注入區，襯底之上另一側的阱中有溝道區、該溝道區中有重摻雜阱和作為器件源極的重摻雜注入區，襯底之上漏極一側的低摻雜N^-型外延區和襯底之上源極一側的溝道區之間是P型重摻雜注入區和N型重摻雜注入區，所述P型重摻雜注入區緊貼襯底排列，所述N型重摻雜注入區緊貼P型重摻雜注入區排列，在源極一側形成超結結構，在漏極一側形成RESURF結構，所述P型重摻雜注入區為階梯摻雜，摻雜濃度從源級一側到漏極一側逐漸降低；溝道區上是柵氧化層和柵電極，柵電極的兩端都在溝道區之上；阱之上為場氧化層。如本說明書附圖4：在P型硅襯底10上具有N型阱；襯底之上一側為低摻雜的N^-型外延層11,該N^-型外延層11中有一個作為器件漏極的N型重摻雜漏注入區15；襯底之上另一側的阱中具有P型溝道區14；溝道區14中具有P型重摻雜阱17和作為器件源極的N型重摻雜注入區16；阱中具有N型重摻雜注入區12和由源端到漏端階梯分布的P型重摻雜注入區13；溝道區14上是柵氧化層19和柵電極20，柵電極20的兩端都在溝道區14之上；阱之上為場氧化層18。

本發明一種具有P柱區階梯摻雜的二維類SJ/RESURF?LDMOS器件，其摻雜類型是，所述硅襯底10、重摻雜注入區13、溝道結構的溝道區14、重摻雜阱17為P型；輕摻雜外延層11、重摻雜注入區12、重摻雜的漏注入區15、重摻雜注入區16為N型。本發明的P柱區階梯摻雜為1階或1階以上階梯摻雜。

本發明還提供了一種具有P柱區階梯摻雜的二維類SJ/RESURF?LDMOS器件的制造方法，包括以下步驟：

步驟1：在P型硅襯底10上生長一定厚度但摻雜濃度較低的輕摻雜外延層，即N^-型阱，作為LDMOS的漂移區；

步驟2：在輕摻雜的外延層中分別注入重摻雜的P型區13和N型區12；

步驟3：利用同一窗口，先進行P阱注入硼，通過長時間的退火工藝使雜質向體內擴散，形成一定的結深，然后繼續注入主雜質砷形成器件的源級接觸16，由于硼比砷擴散快，兩次注入擴散的差值就形成了溝道區14；

步驟4：在阱14中注入重摻雜區P型阱17，在襯底之上一側的輕摻雜外延層11中離子注入形成重摻雜N型注入區阱15，重摻雜N型注入區阱15則為該LDMOS器件的漏極；?

步驟5：在硅片表面形成柵氧化層19、場氧化層18和柵電極20。

在上述步驟2中，重摻雜的N型區12的深度占輕摻雜的N型外延層的3/10，重摻雜的P型區13的深度占輕摻雜的N型外延層的7/10。

在上述步驟2中，重摻雜的N型區12的摻雜濃度為9e15cm^-3，重摻雜的P型區13的摻雜濃度從源極到漏極逐漸降低，呈階梯分布，依次為P1：5e15cm^-3、P2：3.5e15cm^-3、P3:1e15cm^-3。

如圖4結構改為N柱區階梯摻雜，摻雜濃度由源極到漏極逐漸增加，P柱區均勻摻雜則為本發明的變形結構。