[發明專利]包含并聯晶體管和雙端子開關器件的NAND陣列

有效

• 申請號: 201510090569.6
• 申請日: 2015-02-28
• 公開（公告）號: CN105336366B
• 公開（公告）日: 2019-12-20
• 發明（設計）人: H·納扎里安
• 申請（專利權）人: 科洛斯巴股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 11314 北京戈程知識產權代理有限公司
• 代理人: 程偉;王錦陽

1.一種存儲器器件，包括：

存儲器單元陣列，其包括：

晶體管元件陣列；以及

雙端子多狀態元件陣列，其中：

該存儲器單元陣列被排列為從該存儲器單元的各自一個的各個第一端子電氣串聯到該存儲器單元的各自一個的各個第二端子；該晶體管元件陣列的晶體管元件以并聯方式與該雙端子多狀態元件陣列的雙端子多狀態元件電氣連接；以及

第二存儲器單元陣列，其中：

該存儲器單元陣列終止于第一選擇晶體管，該第一選擇晶體管耦接至第一位線；

該第二存儲器單元陣列終止于第二選擇晶體管，該第二選擇晶體管耦接至第二位線，其中，該第一選擇晶體管及該第二選擇晶體管通過選擇線被激活；進一步地，其中下列至少一者：

響應于該晶體管元件被激活，施加到該存儲器單元陣列的信號主要經由該晶體管元件通過該至少一個存儲器單元而傳播；或

響應于該晶體管元件被去激活，該信號主要經由該雙端子多狀態元件通過該至少一個存儲器單元而傳播，并且其中：

該雙端子多狀態元件配置成被編程或擦除至少一部分以響應于共同字線的激活﹑該存儲器單元陣列的該信號的施加﹑以及響應于該晶體管元件被去激活，以及其中，施加抑制信號至該第二位線以減輕該第二存儲器單元陣列的編程或擦除，以響應于該共同字線的激活。

2.如權利要求1所述的存儲器器件，其中，該存儲器單元陣列的各個存儲器單元被排列為電氣串聯。

3.如權利要求1所述的存儲器器件，其中，該晶體管元件是具有至少三個端子的半導體晶體管。

4.如權利要求3所述的存儲器器件，其中，該半導體晶體管至少部分形成在該存儲器的襯底中。

5.如權利要求3所述的存儲器器件，其中，該半導體晶體管垂直地形成在該存儲器器件中并且本質上與該存儲器器件的基底垂直。

6.如權利要求1所述的存儲器器件，其中，該雙端子多狀態元件是非易失阻變器件。

7.如權利要求1所述的存儲器器件，其中，該雙端子多狀態元件是電阻存儲器、鐵磁存儲器、相變存儲器、磁阻存儲器、有機存儲器、或導電橋接存儲器。

8.如權利要求1所述的存儲器器件，其進一步包括襯底和柵極氧化物，其中，該存儲器單元的各自一個包括該晶體管元件陣列的各自一個，其具有形成在該襯底內的各個信道區域以及具有形成在該柵極氧化物上方的各個柵極。

9.如權利要求8所述的存儲器器件，其中，該各個柵極作為用于該存儲器單元陣列的字線組中的各自一個。

10.如權利要求8所述的存儲器器件，其中，該存儲器單元的各自一個包括該雙端子多狀態元件陣列的各自一個。

11.如權利要求10所述的存儲器器件，其中，該雙端子多狀態元件陣列的各自一個為：

排列成分別與該組晶體管的各自一個電氣并聯；以及

形成在該存儲器的襯底上方以及在該晶體管元件陣列的各自一個上方。

12.如權利要求10所述的存儲器器件，其中，該晶體管元件陣列排列為從源極電氣串聯到漏極。

13.如權利要求12所述的存儲器器件，其中，該雙端子多狀態元件陣列分別排列為電氣串聯，其中，該雙端子多狀態元件陣列的各自一個與該晶體管陣列的各自一個電器并聯。

14.如權利要求1所述的存儲器器件，還包括：

電氣短路，其連接該雙端子多狀態元件的第一電極到該晶體管元件的第一節點；以及

第二電氣短路，其連接該雙端子多狀態元件的第二電極到該晶體管元件的第二個節點。