[發明專利]集成無源倒裝芯片封裝

有效

• 申請號: 201510088584.7
• 申請日: 2015-02-26
• 公開（公告）號: CN104882417B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 侯有才;李秀奇;戴慧洋
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L23/528
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種封裝集成電路裝置，其包括：

引線框，其具有多根引線；

集成電路裸片，其具有有源表面及背面；

所述集成電路裸片的所述有源表面包含：第一組接合墊、覆在形成在所述裸片的半導體襯底內的有源電路上的多個金屬化層、插置在所述金屬化層之間以使所述金屬化層物理分離且電分離的中間電介質層、在適當位置處形成在所述電介質層中以在所要位置中電連接所述金屬化層的特定部分的導電通孔；

至少一對穿硅通孔TSV，所述TSV具有第一端及第二端，其中所述每一TSV的所述第一端耦合到所述集成電路裸片的所述有源表面的金屬互連圖案，且所述TSV的所述第二端與所述集成電路裸片的所述背面共面，每一TSV在所述TSV的每一端上具有可焊接的凸塊底部金屬化物UBM；

至少一個表面安裝無源裝置；

其中所述至少一個表面安裝無源裝置安裝在所述集成電路裸片的頂部或底部上且耦合到所述至少一對TSV；

多個接合墊中的所述第一組接合墊通過焊料球耦合到所述引線框的引線；以及

模制化合物，其囊封組合件，其中所述模制化合物保護所述組合件免受外部環境影響，同時使所述引線框的所述引線暴露于外界以耦合到外部電系統中。

2.根據權利要求1所述的封裝集成電路裝置，其中TSV包括：

第一端、第二端及側壁，其從所述裸片延伸，在所述通孔的所述側壁上包含選自由以下組成的群組的絕緣層：所述通孔的所述壁上的二氧化硅、氮化硅、氧化物-氮化物-氧化物、氧化鉿或氧化鋁；

粘合層，其覆蓋所述絕緣層，所述粘合層選自由鉭-氮化鉭或鈦-氮化鈦組成的群組；且最終使用選自由鎢或銅組成的群組的導電材料填充通孔腔。

3.根據權利要求1所述的封裝集成電路裝置，其中所述表面安裝無源裝置選自由電阻器、電容器或電感器組成的群組。

4.根據權利要求1所述的封裝集成電路裝置，其中所述集成電路裸片上的所述金屬化層是鋁或銅。

5.根據權利要求1所述的封裝集成電路裝置，其中在所述集成電路裸片上的所述金屬化層之間的所述電介質層是二氧化硅或氮化硅。

6.根據權利要求1所述的封裝集成電路裝置，其中所述至少一個表面安裝無源裝置安裝在所述集成電路裸片的所述頂部上且耦合到所述至少一對TSV。

7.根據權利要求1所述的封裝集成電路裝置，其中所述至少一個表面安裝無源裝置安裝在所述集成電路裸片的所述底部上且耦合到所述至少一對TSV。

8.根據權利要求1所述的封裝集成電路裝置，其中存在至少兩個表面安裝無源裝置，至少一個安裝在所述集成電路裸片的所述底部上且耦合到所述至少一對TSV，且至少一個安裝在所述集成電路裸片的所述頂部上且耦合到所述至少一對TSV。