[發(fā)明專利]PROFIBUS總線智能診斷記錄儀及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510079195.8
• 申請(qǐng)日: 2015-02-13
• 公開(kāi)（公告）號(hào): CN104615128B
• 公開(kāi)（公告）日: 2017-03-15
• 發(fā)明（設(shè)計(jì)）人: 李曉博;高海東;劉茜;王春利
• 申請(qǐng)（專利權(quán)）人: 西安熱工研究院有限公司
• 主分類號(hào): G05B23/02
• 分類號(hào): G05B23/02
• 代理公司: 西安智大知識(shí)產(chǎn)權(quán)代理事務(wù)所61215
• 代理人: 何會(huì)俠

1.PROFIBUS總線智能診斷記錄儀，其特征在于：包括外部接線接口(E1)、電源模塊(E2)、以太網(wǎng)接口模塊(E3)、485收發(fā)模塊(E4)、微處理器(E5)、FLASH存儲(chǔ)器(E6)、系統(tǒng)內(nèi)存(E7)以及板級(jí)總線；所述板級(jí)總線包括26條地址總線A0～A25、16條數(shù)據(jù)總線D0～D15以及兩條地線GND和485GND；

所述外部接線接口(E1)包括+5V電源接線柱，地線GND接線柱,485+接線柱和485-接線柱，485+接線柱和485-接線柱提供外部485輸入信號(hào)的接線接口；

所述電源模塊(E2)通過(guò)外部接線接口(E1)引入外部+5V直流電源，并向以太網(wǎng)接口模塊(E3)、485收發(fā)模塊(E4)、微處理器(E5)、FLASH存儲(chǔ)器(E6)和系統(tǒng)內(nèi)存(E7)提供+5V,+3.3V電源輸出，以太網(wǎng)接口模塊(E3)、485收發(fā)模塊(E4)、微處理器(E5)、FLASH存儲(chǔ)器(E6)、系統(tǒng)內(nèi)存(E7)根據(jù)本模塊電源要求選擇接入的供電電壓；

所述以太網(wǎng)接口模塊(E3)采用DMA9000，其管腳SD0～SD15依次接入板級(jí)總線的數(shù)據(jù)總線D0～D15，管腳RESET連接微處理器(E5)管腳120，管腳CMD連接微處理器(E5)管腳135，管腳INT連接微處理器(E5)管腳69；

所述485收發(fā)模塊(E4)包括三個(gè)高速光耦隔離器HCPL0600和型號(hào)為SN75LBC184P的485總線收發(fā)器(U38)，所述三個(gè)高速光耦隔離器HCPL0600分別為第一高速光耦隔離器HCPL0600(H3)、第二高速光耦隔離器HCPL0600(H4)和第三高速光耦隔離器HCPL0600(H5)，其中第一高速光耦隔離器HCPL0600(H3)的管腳6連接微處理器(E5)的管腳103，第二高速光耦隔離器HCPL0600(H4)的管腳3連接微處理器(E5)的管腳102，第三高速光耦隔離器HCPL0600(H5)的管腳3連接微處理器(E5)的管腳104，第一高速光耦隔離器HCPL0600(H3)的管腳3連接U38的R，第二高速光耦隔離器HCPL0600(H4)的管腳6連接U38的管腳D，第三高速光耦隔離器HCPL0600(H5)的管腳6連接485總線收發(fā)器(U38)的管腳RE和DE，485總線收發(fā)器(U38)的管腳A和B為連接外部485總線的A線和B線；

所述微處理器(E5)采用AT91RM9200，其管腳D0～D15依次接入板級(jí)總線的數(shù)據(jù)總線D0～D15,管腳A0～A22依次接入地址總線A0～A22；

所述FLASH存儲(chǔ)器(E6)采用第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)并用的方式，每片容量為16M×16，微處理器(E5)的管腳166作為FLASH片選信號(hào)FLASH_NCS0,接入38譯碼器(U11)的管腳/G2A，微處理器(E5)的地址線A25接入38譯碼器(U11)的管腳A,38譯碼器(U11)的管腳/Y0連接第一片E28F128J3A-150(U9)的CE0，38譯碼器(U11)的管腳/Y1連接第二片E28F128J3A-150(U10)的管腳CE0，第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)管腳D0～D15依次接入數(shù)據(jù)總線D0～D15,管腳A0～A24依次接入地址總線A0～A24；

所述系統(tǒng)內(nèi)存(E7)采用同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器MT48LC8M16A2，其管腳CKE連接微處理器(E5)的管腳175，管腳CLK連接微處理器(E5)管腳174，管腳/CS連接微處理器(E5)管腳167,管腳/WE連接微處理器(E5)管腳178，管腳/CAS連接微處理器(E5)管腳177，管腳/RAS連接微處理器(E5)管腳176，管腳DQ0～DQ15依次接入數(shù)據(jù)總線D0～D15,管腳A0～A11依次接入地址總線A0～A11。

2.權(quán)利要求1所述PROFIBUS總線智能診斷記錄儀的智能診斷方法，其特征在于：

第一片E28F128J3A-150(U9)作為文件存儲(chǔ)器，存儲(chǔ)運(yùn)行過(guò)程中的數(shù)據(jù)和日志，第二片E28F128J3A-150(U10)作為指令存儲(chǔ)器，存儲(chǔ)運(yùn)行指令；上電后，指令從第二片E28F128J3A-150(U10)提取到系統(tǒng)內(nèi)存(E7)中執(zhí)行；

第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)的片選，當(dāng)微處理器(E5)的166管腳輸出為0，地址線A25為0，NCS0_L有效，微處理器(E5)的166管腳為0，A25等于1，NCS0_H有效，即當(dāng)38譯碼器(U11)的輸入CBA＝000時(shí)，輸出為Y0＝NCS0_L，此時(shí)選通第二片E28F128J3A-150(U10)；當(dāng)38譯碼器(U11)的輸入CBA＝001時(shí)，輸出為Y1＝NCS0_H，此時(shí)選通第一片E28F128J3A-150(U9)；

通過(guò)以太網(wǎng)接口模塊(E3)等待接收工程中的配置參數(shù)集，配置參數(shù)集經(jīng)過(guò)以太網(wǎng)接口模塊(E3)發(fā)送到微處理器(E5),微處理器(E5)將配置參數(shù)集存儲(chǔ)在FLASH存儲(chǔ)器(E6)和系統(tǒng)內(nèi)存(E7)中；

正常運(yùn)行后，微處理器(E5)使能485收發(fā)模塊(E4)為偵聽(tīng)485總線數(shù)據(jù)幀狀態(tài)，當(dāng)外部PROFIBUS總線通過(guò)外部接線接口(E1)接入后，微處理器(E5)自動(dòng)通過(guò)485收發(fā)模塊(E4)偵聽(tīng)該P(yáng)ROFIBUS總線的通信數(shù)據(jù)，當(dāng)有數(shù)據(jù)幀到達(dá)后，485收發(fā)模塊(E4)通過(guò)中斷方式通知微處理器(E5)，微處理器(E5)主動(dòng)讀取485收發(fā)模塊(E4)中接收到的數(shù)據(jù)幀，微處理器(E5)將數(shù)據(jù)幀讀完后，分別將數(shù)據(jù)幀存儲(chǔ)到FLASH存儲(chǔ)器(E6)和系統(tǒng)內(nèi)存(E7)中，同時(shí)將數(shù)據(jù)幀通過(guò)以太網(wǎng)接口模塊(E3)發(fā)送到以太網(wǎng)；

微處理器(E5)會(huì)實(shí)時(shí)對(duì)接入到外部接線接口(E1)的PROFIBUS總線的數(shù)據(jù)幀收發(fā)、數(shù)據(jù)幀源地址和目的地址進(jìn)行分析，以獲取該P(yáng)ROFIBUS總線上設(shè)備的活動(dòng)狀態(tài)和接入信息；分析過(guò)程，微處理器(E5)主動(dòng)在系統(tǒng)內(nèi)存(E7)中創(chuàng)建設(shè)備鏈表，設(shè)備鏈表包含127個(gè)位置，分別記錄總線上的設(shè)備地址以及該地址的設(shè)備是否處于正常通信、設(shè)備的地址，是否獲得令牌；如果在一個(gè)令牌輪轉(zhuǎn)周期內(nèi)某設(shè)備獲得令牌，并將令牌傳遞，那么就將該設(shè)備設(shè)置為活動(dòng)狀態(tài)，如果兩項(xiàng)兩個(gè)周期沒(méi)有令牌輪狀改地址的設(shè)備，那么就將設(shè)備鏈表中對(duì)應(yīng)位置的設(shè)備設(shè)置為離線狀態(tài)；

微處理器(E5)主動(dòng)在系統(tǒng)內(nèi)存(E7)中建立6個(gè)數(shù)據(jù)幀隊(duì)列，隊(duì)列名稱分別為SC、SD1、SD2、SD3、SD4和ERR，6個(gè)數(shù)據(jù)幀隊(duì)列分別記錄經(jīng)過(guò)處理和歸類后的數(shù)據(jù)幀；微處理器(E5)對(duì)每個(gè)接收到的數(shù)據(jù)幀，首先讀取數(shù)據(jù)幀的首字節(jié)，根據(jù)首字節(jié)的內(nèi)容對(duì)報(bào)文進(jìn)行歸類；

如果首字節(jié)值為E5H，并且數(shù)據(jù)幀的長(zhǎng)度為1個(gè)字節(jié)，那么數(shù)據(jù)幀存儲(chǔ)到隊(duì)列SC中，如果數(shù)據(jù)幀的長(zhǎng)度不為1，那么數(shù)據(jù)幀記錄到ERR隊(duì)列中；

如果首字節(jié)值為DCH，并且數(shù)據(jù)幀的長(zhǎng)度為3個(gè)字節(jié)，第二個(gè)字節(jié)為目的地址DA，第三個(gè)地接為源地址SA，DA和SA范圍在0到127之間，將數(shù)據(jù)幀記錄到隊(duì)列SD4中，如果超出這個(gè)地址范圍，那么數(shù)據(jù)幀為錯(cuò)誤幀，記錄到ERR隊(duì)列中；

如果首字節(jié)為10H，數(shù)據(jù)幀長(zhǎng)度為6，尾字節(jié)為16H,第二個(gè)字節(jié)為目的地址字節(jié)DA為0到127，第三個(gè)字節(jié)為源地址字節(jié)SA為0到127，第四個(gè)字節(jié)為數(shù)據(jù)幀控制字節(jié)，第五個(gè)字節(jié)為數(shù)據(jù)幀校驗(yàn)字節(jié)FCS，滿足以上條件，將數(shù)據(jù)幀記錄到SD1隊(duì)列中，否則將數(shù)據(jù)幀記錄到ERR隊(duì)列中；

如果首字節(jié)為68H,第二個(gè)字節(jié)為數(shù)據(jù)長(zhǎng)度4到249，第三個(gè)字節(jié)對(duì)第二字節(jié)數(shù)據(jù)長(zhǎng)度進(jìn)行確認(rèn)，第四個(gè)字節(jié)為目的地址字節(jié)DA從0到127，第五個(gè)字節(jié)為源地址字節(jié)SA從0到127，第六個(gè)字節(jié)為數(shù)據(jù)幀控制字節(jié)，接下來(lái)時(shí)變長(zhǎng)數(shù)據(jù)區(qū)和一個(gè)字節(jié)的檢驗(yàn)字節(jié)，對(duì)數(shù)據(jù)區(qū)的長(zhǎng)度進(jìn)行校驗(yàn)大于1小于246,滿足上述所有條件將數(shù)據(jù)幀記錄到SD2隊(duì)列，否則將數(shù)據(jù)幀記錄到ERR隊(duì)列；

如果首字節(jié)為A2H，尾字節(jié)為16H,數(shù)據(jù)幀長(zhǎng)度為14，第二個(gè)字節(jié)為目的地址字節(jié)DA從0到127，第三個(gè)字節(jié)為源地址字節(jié)SA從0到127，第四個(gè)字節(jié)為數(shù)據(jù)幀控制字節(jié)，接下來(lái)時(shí)8個(gè)字節(jié)的數(shù)據(jù)區(qū)和一個(gè)字節(jié)的檢驗(yàn)字節(jié)，滿足以上條件則將數(shù)據(jù)幀記錄到SD3隊(duì)列，否則將數(shù)據(jù)幀記錄到ERR隊(duì)列；

微處理器(E5)在系統(tǒng)內(nèi)存(E7)中創(chuàng)建日志隊(duì)列LOG，微處理器(E5)每收到一個(gè)數(shù)據(jù)幀的同時(shí)主動(dòng)生成一條日志，每條日志的內(nèi)容包括：數(shù)據(jù)幀接收時(shí)間、數(shù)據(jù)幀分析結(jié)果、數(shù)據(jù)幀類型和數(shù)據(jù)幀的數(shù)據(jù)內(nèi)容，生成的日志通過(guò)太網(wǎng)接口模塊(E3)發(fā)送到以太網(wǎng)的同時(shí)，寫(xiě)入到FLASH存儲(chǔ)器(E6)的第一片E28F128J3A-150(U9)文件存儲(chǔ)器中。