[發(fā)明專利]低功耗SRAM型FPGA在審
| 申請?zhí)枺?/td> | 201710574578.1 | 申請日： | 2017-07-14 |
| 公開（公告）號： | CN107508594A | 公開（公告）日： | 2017-12-22 |
| 發(fā)明（設(shè)計）人： | 曹敬;侯伶俐;李正杰;李顯軍 | 申請（專利權(quán)）人： | 成都華微電子科技有限公司 |
| 主分類號： | H03K19/177 | 分類號： | H03K19/177;G11C7/10;G11C8/16 |
| 代理公司： | 成都惠迪專利事務(wù)所(普通合伙)51215 | 代理人： | 劉勛 |
| 地址： | 610000 四川省成都市*** | 國省代碼： | 四川;51 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 功耗 sram fpga | ||
1.低功耗SRAM型FPGA，包括存儲單元陣列、字控制線和位控制線，其特征在于，存儲單元陣列中包括至少一個低功耗存儲單元組，每個低功耗存儲單元組由A、B兩列存儲單元構(gòu)成，其中A列存儲單元具有與A列中各存儲單元連接的第一列線(A1)和第二列線(A2)，B列存儲單元具有與B列中各存儲單元連接的第三列線(B1)和第四列線(B2)，第一列線(A1)、第二列線(A2)、第三列線(B1)、第四列線(B2)為相互獨立的4條列線；
第一列線(A1)和第三列線(B1)之間設(shè)置有第一開關(guān)(S0)；
第一列線(A1)和第四列線(B2)之間設(shè)置有第二開關(guān)(S1)；
第二列線(A2)和第三列線(B1)之間設(shè)置有第三開關(guān)(S2)；
第二列線(A2)和第四列線(B2)之間設(shè)置有第四開關(guān)(S3)。
2.如權(quán)利要求1所述的低功耗SRAM型FPGA，其特征在于，所述存儲單元中，至少有一個存儲單元包含了六管存儲模塊和讀出支路模塊，所述讀出支路模塊包括串聯(lián)的第一MOS管(W1)和第二MOS管(W2)，第一MOS管(W1)的電流輸入端接位線或列線，第一MOS管(W1)的電流輸出端接第二MOS管(W2)的電流輸入端，第二MOS管(W2)的電流輸出端接地，第二MOS管(W2)的柵端連接到六管存儲模塊中的任意一個柵極共同參考點。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于成都華微電子科技有限公司，未經(jīng)成都華微電子科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710574578.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：一種含藜蘆堿的殺蟲組合物
- 下一篇：一種殺蟲組合物
