[發明專利]半導體存儲器裝置及其制造方法

有效

• 申請號: 201510054775.1
• 申請日: 2015-02-03
• 公開（公告）號: CN104821321B
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 理崎智光
• 申請（專利權）人: 艾普凌科有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11524;H01L29/423;H01L29/78;H01L29/788;H01L29/06;H01L21/265;H01L21/336
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;黃綸偉

1.一種半導體存儲器裝置，其特征在于，

所述半導體存儲器裝置由存儲器晶體管部和選擇晶體管部構成，

該存儲器晶體管部具有：

第2導電型的源區域，其形成于第1導電型的半導體襯底的表面；

第2導電型的溝道漏區域，其與所述源區域分離地形成；

柵氧化膜，其在從所述溝道漏區域的上方至所述源區域的端部的范圍內設置于所述半導體襯底上，并且在該柵氧化膜的一部分中含有溝道絕緣膜；

浮柵，其配置在所述柵氧化膜之上；以及

控制柵，其隔著絕緣膜形成在所述浮柵之上，

該選擇晶體管部具有：

翼片型的第1導電型的第1單晶半導體薄膜，其由所述半導體襯底構成；

第2導電型的漏區域，其形成于所述第1單晶半導體薄膜的表面；以及

選擇柵，其隔著選擇柵氧化膜配置于所述漏區域與所述溝道漏區域之間的所述第1單晶半導體薄膜的上表面及側面，

所述選擇柵的覆蓋所述單晶半導體薄膜的上表面的部分向所述漏區域的方向延伸而形成檐部，在所述檐部的下方的單晶半導體薄膜的表層形成有濃度比所述漏區域低的區域。

2.根據權利要求1所述的半導體存儲器裝置，其特征在于，

所述選擇柵由下方選擇柵和與所述下方選擇柵電連接的上方選擇柵構成。

3.一種半導體存儲器裝置，其特征在于，

所述半導體存儲器裝置由存儲器晶體管部和選擇晶體管部構成，

該存儲器晶體管部具有：

第2導電型的源區域，其形成于第1導電型的半導體襯底的表面；

第2導電型的溝道漏區域，其與所述源區域分離地形成；

柵氧化膜，其在從所述溝道漏區域的上方至所述源區域的端部的范圍內設置于所述半導體襯底上，并且在該柵氧化膜的一部分中含有溝道絕緣膜；

浮柵，其配置在所述柵氧化膜之上；以及

控制柵，其隔著絕緣膜形成在所述浮柵之上，

該選擇晶體管部具有：

翼片型的第1導電型的第1單晶半導體薄膜，其由所述半導體襯底構成；

第2導電型的漏區域，其形成于所述第1單晶半導體薄膜的表面；以及

選擇柵，其隔著選擇柵氧化膜配置于所述漏區域與所述溝道漏區域之間的所述第1單晶半導體薄膜的上表面及側面，

所述半導體存儲器裝置還具有STI凹部，該STI凹部被設置于所述半導體襯底上，用于配置所述選擇柵，在除了一部分區域外的所述STI凹部內埋入STI內部氧化膜，在沒有埋入所述STI內部氧化膜的所述一部分區域中設置有所述選擇柵的覆蓋所述第1單晶半導體薄膜的側面的部分，在所述選擇晶體管部的溝道長度方向上，所述STI內部氧化膜與所述選擇柵分離。

4.根據權利要求3所述的半導體存儲器裝置，其特征在于，

在由于所述選擇柵從所述STI內部氧化膜分離而露出的部分處還具有與形成在所述STI凹部的側壁上的選擇柵氧化膜相鄰地配置的第2漏區域，所述第2漏區域形成得比所述漏區域深。

5.根據權利要求3所述的半導體存儲器裝置，其特征在于，

所述選擇柵由下方選擇柵和與所述下方選擇柵電連接的上方選擇柵構成。