[發明專利]快閃存儲器的制作方法

有效

• 申請號: 201510052252.3
• 申請日: 2015-01-31
• 公開（公告）號: CN104637884B
• 公開（公告）日: 2017-08-25
• 發明（設計）人: 張怡;劉憲周
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/1157
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體技術領域，尤其涉及快閃存儲器的制作方法。

背景技術

在目前的半導體產業中，集成電路產品主要分為三大類：邏輯、存儲器和模擬電路，其中存儲器在集成電路產品中占了相當大的比例。在存儲器中，近年來，快閃存儲器的發展非常迅速。快閃存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度、易于擦除

疊柵式快閃存儲器作為快閃存儲器的一種，其具有控制柵和浮柵，其中控制柵位于浮柵上方。圖1-圖5所示的現有的疊柵式快閃存儲器的制作方法剖面結構示意圖。

現有技術的疊柵式快閃存儲器的制作方法請參考圖1-圖4所示的現有的疊柵式快閃存儲器的制作方法剖面結構示意圖。現有的快閃存儲器的制作方法包括：提供半導體襯底1，在所述半導體襯底1上形成多層復合結構2，所述多層復合結構2包括：位于半導體襯底1上的耦合氧化層、位于耦合氧化層上的浮柵多晶硅層、位于浮柵多晶硅層上的ONO隔離層(所述ONO隔離層包括堆疊于浮柵多晶硅層上的氧化硅層、氮化硅層，所述浮柵多晶硅層在后續將作為快閃存儲器的浮柵，在所述多層復合結構2上形成控制多晶硅層3，所述控制多晶硅層3厚度將作為快閃存儲器的控制柵；在所述控制多晶硅層3上形成氮化硅層4，然后對所述氮化硅層4進行刻蝕工藝，在所述氮化硅層4內形成第一開口，所述第一開口用于定義器件存儲器的位置。

接著請參考圖2，在所述氮化硅層4上形成第一氧化硅層5，所述第一氧化硅層5覆蓋所述第一開口的側壁和底部。

然后，請參考圖3，進行刻蝕工藝，去除位于氮化硅層4和第一開口底部的第一氧化硅層5，保留位于第一開口側壁的第一氧化硅層5。

接著，請參考圖4，對氮化硅層4進行刻蝕工藝，在所述氮化硅層4中形成第二開口，所述第二開口用于定義連接區，所述第二開口下方的控制多晶硅層3在后續將被保護。

接著，繼續參考圖4，在所述第二開口中填充第二氧化硅層7。所述第二氧化硅層7。接著，在后續將進行刻蝕工藝，去除氮化硅層4，然后，以第一氧化硅層5和第二氧化硅層7為掩膜，對控制多晶硅層3進行刻蝕，所述第一氧化硅層5和第二氧化硅層7下方的控制多晶硅層3將會被保留。

之后，按照現有技術進行其他工藝步驟。

在實際中發現，由于需要通過兩次刻蝕工藝分別形成形成第一開口和第二開口，在第二開口內形成第二氧化硅層需要單獨的掩膜版，并且相應的需要光刻工藝、填充工藝以及化學機械研磨工藝，因此，需要對現有的工藝步驟進行簡化，以降低成本。

發明內容

本發明解決的問題是提供了一種快閃存儲器的制作方法，所述方法簡化了工藝步驟，降低了工藝成本。

為了解決上述問題，本發明提供一種快閃存儲器的制作方法，包括：提供半導體襯底，在所述半導體襯底上依次形成耦合氧化層、浮柵多晶硅層以及ONO隔離層；

在所述ONO隔離層上形成控制多晶硅層；

在所述控制多晶硅層上方形成氮化硅層；

在所述氮化硅層中形成第一開口和第二開口，所述第一開口和第二開口露出下方的控制多晶硅層，所述第一開口用于形成存儲單元結構，所述第二開口對應于控制多晶硅層的電連接的接觸窗口的位置設置，所述第一開口的寬度為所述第二開口的寬度的1.5倍以上；

依次形成第一氧化硅層和刻蝕停止層，所述第一氧化硅層和刻蝕停止層覆蓋所述第一開口和第二開口的側壁和底部；

進行高溫沉積工藝，在所述刻蝕停止層上形成第二氧化硅層，并進行高溫回流工藝，利用所述第二氧化硅層的高溫流動性將所述第二開口填滿；

將第二開口以外的刻蝕停止層上方的第二氧化硅層去除；

進行刻蝕工藝，將所述刻蝕停止層和位于氮化硅層上方以及第一開口底部的第一氧化硅層去除，位于第一開口側壁的第一氧化硅層被保留，位于第二開口內的第二氧化硅層、刻蝕停止層和第一氧化硅層作為保護層被保留，該保護層用于保護第二開口相關的控制多晶硅層。

可選地，所述第二開口的深度寬度比是第一開口的深度寬度比的1.5倍以上。

可選地，所述氮化硅層的厚度范圍為3700-4700埃，所述第一開口的深度寬度比范圍為1.1-1.6，所述第二開口的深度寬度比不小于2。

可選地，所述第一開口的寬度范圍為3000-3600埃，所述第一開口的深度寬度比范圍為1.2-1.4，所述第二開口的寬度范圍為1400-1700埃，所述第二開口的深度寬度比范圍為2.1-2.3。