[發(fā)明專利]CDR中基于四級流水線的高速QC-LDPC編碼器在審
| 申請?zhí)枺?/td> | 201510047794.1 | 申請日: | 2015-01-30 |
| 公開(公告)號: | CN104579364A | 公開(公告)日: | 2015-04-29 |
| 發(fā)明(設計)人: | 張鵬;劉志文;張燕 | 申請(專利權)人: | 榮成市鼎通電子信息科技有限公司 |
| 主分類號: | H03M13/11 | 分類號: | H03M13/11 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 264300 山*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | cdr 基于 流水線 高速 qc ldpc 編碼器 | ||
1.一種CDR中基于四級流水線的高速QC-LDPC編碼器,1/4碼率QC-LDPC碼的校驗矩陣H是由c×t個b×b階循環(huán)矩陣構成的陣列,其中,c=27,t=36,b=256,e=t-c=9,校驗矩陣H通過行列交換變換成近似下三角形狀,可劃分為6個子矩陣,
稀疏矩陣與向量的乘法器,由36個256比特寄存器R
第1步,輸入信息段a
第2步,寄存器R
第3步,重復第2步256次,完成后,寄存器R
I型后向迭代電路,由27個256比特寄存器R
第1步,輸入向量段f
第2步,輸入向量段f
第3步,以1為步長遞增改變j的取值,重復第2步26次,最終,寄存器R
高密度矩陣與向量的乘法器,由1個查找表L
第1步,清零寄存器R
第2步,寄存器R
第3步,重復第2步256次,完成后,寄存器R
II型后向迭代電路,由27個256比特寄存器R
第1步,輸入校驗段p
第2步,非零循環(huán)矩陣Y
第3步,以1為步長遞增改變j的取值,重復第2步26次,最終,寄存器R
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于榮成市鼎通電子信息科技有限公司,未經榮成市鼎通電子信息科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510047794.1/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H03M 一般編碼、譯碼或代碼轉換
H03M13-00 用于檢錯或糾錯的編碼、譯碼或代碼轉換;編碼理論基本假設;編碼約束;誤差概率估計方法;信道模型;代碼的模擬或測試
H03M13-01 .編碼理論基本假設;編碼約束;誤差概率估算方法;信道模型;代碼的模擬或測試
H03M13-03 .用數(shù)據表示中的冗余項檢錯或前向糾錯,即碼字包含比源字更多的位數(shù)
H03M13-25 .由信號空間編碼進行的檢錯或前向糾錯,即在信號叢中增加冗余項,例如梳狀編碼調制
H03M13-27 .應用交錯技術的
H03M13-29 .合并兩個或多個代碼或代碼結構,例如乘積碼、廣義乘積碼、鏈接碼、內層碼和外層碼





