[發(fā)明專利]一種視頻播出方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201510038761.0
• 申請(qǐng)日: 2015-01-26
• 公開(kāi)（公告）號(hào): CN105898558B
• 公開(kāi)（公告）日: 2017-11-21
• 發(fā)明（設(shè)計(jì)）人: 王佑卿;陸振善;余鴻浩;郭彥華;史為平;李迪;劉洪高;朱曉菲;婁陸敬;張興明
• 申請(qǐng)（專利權(quán)）人: 浙江大華技術(shù)股份有限公司
• 主分類號(hào): H04N21/44
• 分類號(hào): H04N21/44;H04N21/431
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及視頻處理領(lǐng)域，尤其涉及一種視頻播出方法及裝置。

背景技術(shù)

隨著網(wǎng)絡(luò)視頻編解碼技術(shù)的發(fā)展，多屏控制器由只對(duì)多個(gè)本地視頻內(nèi)容進(jìn)行拼接后上墻顯示，發(fā)展到將多個(gè)本地視頻內(nèi)容和多個(gè)網(wǎng)絡(luò)視頻內(nèi)容疊加后進(jìn)行上墻顯示，以實(shí)現(xiàn)本地視頻和網(wǎng)絡(luò)視頻的多畫面混合播出。

如圖1所示，為多屏控制器實(shí)現(xiàn)多屏播出的系統(tǒng)架構(gòu)示意圖。部署在輸入板中的數(shù)字信號(hào)處理器(Digital Signal Processing，DSP)通過(guò)網(wǎng)絡(luò)獲取網(wǎng)絡(luò)視頻后，對(duì)其進(jìn)行解碼后輸出到現(xiàn)場(chǎng)可編程門陣列(Field－Programmable Gate Array，F(xiàn)PGA)，F(xiàn)PGA對(duì)解碼后的網(wǎng)絡(luò)視頻進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換后傳輸?shù)浇粨Q板的交換芯片，并通過(guò)背板傳送到輸出板；本地視頻也通過(guò)輸入板輸入后，經(jīng)交換芯片到達(dá)輸出板；在輸出板中，采用FPGA將本地視頻和網(wǎng)絡(luò)視頻進(jìn)行縮放、疊加處理后輸出到一個(gè)屏幕上進(jìn)行顯示播出。

基于上述處理流程可知，首先，DSP是部署在輸入板中的，會(huì)占用輸入板中進(jìn)行信號(hào)采集的槽位，當(dāng)有解碼需求時(shí)，信號(hào)采集路數(shù)就會(huì)變少；其次，由于受到輸入板中DSP輸出口的限制，一個(gè)DSP通常只能對(duì)兩路視頻進(jìn)行解碼，遠(yuǎn)遠(yuǎn)沒(méi)有充分利用DSP的解碼性能。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種視頻播出方法及裝置，用以解決DSP占用了輸入板中信號(hào)采集的槽位，導(dǎo)致信號(hào)采集路數(shù)變少，以及沒(méi)有充分利用DSP的解碼性能的問(wèn)題。

本發(fā)明實(shí)施例提供一種視頻播出方法，包括：

通過(guò)多屏控制器的輸出板接收多個(gè)網(wǎng)絡(luò)視頻內(nèi)容；所述輸出板中設(shè)置有數(shù)字信號(hào)處理器DSP和可編程邏輯器件FPGA；

采用所述輸出板中的DSP對(duì)所述多個(gè)網(wǎng)絡(luò)視頻內(nèi)容進(jìn)行解碼，將解碼后的多個(gè)網(wǎng)絡(luò)視頻內(nèi)容拼接成一路網(wǎng)絡(luò)視頻后輸出到所述輸出板中的FPGA中；并，采用所述FPGA將從交換芯片接收的多個(gè)本地視頻內(nèi)容拼接成一路本地視頻；

采用FPGA將拼接的所述本地視頻和所述DSP拼接的所述網(wǎng)絡(luò)視頻進(jìn)行疊加后得到疊加視頻，將該疊加視頻輸出至顯示屏幕進(jìn)行播出。

可選地，所述采用所述FPGA將從交換芯片接收的多個(gè)本地視頻內(nèi)容拼接成一路本地視頻，包括：

根據(jù)本地視頻內(nèi)容和網(wǎng)絡(luò)視頻內(nèi)容在顯示屏幕上的布局，采用所述FPGA將每個(gè)本地視頻內(nèi)容中會(huì)被所述網(wǎng)絡(luò)視頻覆蓋的部分內(nèi)容進(jìn)行刪除處理，將進(jìn)行刪除處理后的多個(gè)本地視頻內(nèi)容拼接成一路包含所述進(jìn)行刪除處理后的多個(gè)本地視頻內(nèi)容和背景內(nèi)容的本地視頻。

可選地，所述背景內(nèi)容為透明色內(nèi)容。

可選地，所述采用FPGA將拼接的所述本地視頻和所述DSP拼接的所述網(wǎng)絡(luò)視頻進(jìn)行疊加后得到疊加視頻，包括：

在拼接的所述本地視頻的背景內(nèi)容所在位置處填充拼接后的所述網(wǎng)絡(luò)視頻的內(nèi)容，得到所述疊加視頻。

可選地，所述輸出板中的DSP與交換芯片相連；

所述采用所述輸出板中的DSP對(duì)所述多個(gè)網(wǎng)絡(luò)視頻內(nèi)容進(jìn)行解碼后，還包括：

如果需要在其它顯示屏幕上播出所述多個(gè)網(wǎng)絡(luò)視頻內(nèi)容，則將解碼后的多個(gè)網(wǎng)絡(luò)視頻內(nèi)容通過(guò)所述DSP傳輸?shù)浇粨Q芯片上，再通過(guò)交換芯片將所述解碼后的多個(gè)網(wǎng)絡(luò)視頻內(nèi)容傳輸?shù)脚c所述其它顯示屏幕連接的輸出板中。

本發(fā)明實(shí)施例提供一種用于視頻播出的輸出板，包括：

輸入端口，用于接收多個(gè)網(wǎng)絡(luò)視頻內(nèi)容，并將接收的多個(gè)網(wǎng)絡(luò)視頻內(nèi)容傳輸至數(shù)字信號(hào)處理器DSP；

所述DSP，用于對(duì)所述多個(gè)網(wǎng)絡(luò)視頻內(nèi)容進(jìn)行解碼，將解碼后的多個(gè)網(wǎng)絡(luò)視頻內(nèi)容拼接成一路網(wǎng)絡(luò)視頻后輸出到所述輸出板中的可編程邏輯器件FPGA中；

所述FPGA，用于將從交換芯片接收的多個(gè)本地視頻內(nèi)容拼接成一路本地視頻；將拼接的所述本地視頻和所述DSP拼接的所述網(wǎng)絡(luò)視頻進(jìn)行疊加后得到疊加視頻，將該疊加視頻輸出至顯示屏幕進(jìn)行播出。